ZHCSEH2D September 2014 – August 2025 DRV2624
PRODUCTION DATA
DRV2624 器件持續監測 VDD 電壓。如果 VDD 電壓干擾低于 UVLO_THRES[2:0] 電壓，DRV2624 會立即停止任何播放并進入待機狀態。將 UVLO 狀態位置為有效，并（如已配置）將 TRIG/INTZ 引腳置為有效。請注意，即使已啟用 AUTO_BRK_INTO_STBY，由于 VDD 干擾而進入待機狀態也會繞過任何制動。如果發生 UVLO 情況，則不會中斷 I2C 通信。但是，由于 UVLO 情況可能會破壞此類通信，因此 TI 建議在 I2C 事務之后檢查 UVLO 標志，以此驗證該進程中內容未損壞。
DRV2624 還具有可監測電池的電池保護模式；如果 VDD 電壓降至低于指定的閾值（請參閱 BAT_LIFE_EXT_LVL1[7:0] 和 BAT_LIFE_EXT_LVL2[7:0] 參數），則會根據用戶指定自動鉗位最大輸出電壓（請參閱 OD_CLAMP_LVL1[7:0] 和 OD_CLAMP_LVL2[7:0] 參數）。