產(chǎn)品詳情

Output type LVDS Output frequency (MHz) 125 Stability (ppm) 50 Supply voltage (V) 3.3 Operating temperature range (°C) -40 to 85 Jitter (ps) 0.1
Output type LVDS Output frequency (MHz) 125 Stability (ppm) 50 Supply voltage (V) 3.3 Operating temperature range (°C) -40 to 85 Jitter (ps) 0.1
QFM (SIA) 6 35 mm2 7 x 5
  • 超低噪聲、高性能
    • 抖動(dòng)：Fout > 100MHz 時(shí)的典型值為 90fs RMS
    • PSRR：–70dBc，強(qiáng)大的電源抗噪性
  • 支持的輸出格式
    • LVPECL 高達(dá) 1 GHz
    • LVDS 高達(dá) 900 MHz
    • HSTL 高達(dá) 400 MHz
  • 總頻率容差：±50ppm(LMK61X2) 和 ± 25ppm (LMK61X0)
  • 3.3V 工作電壓
  • 工業(yè)溫度范圍（-40oC 至 +85oC）
  • 7mm × 5mm 6 引腳封裝，與行業(yè)標(biāo)準(zhǔn) 7050 XO 封裝引腳兼容
  • 超低噪聲、高性能
    • 抖動(dòng)：Fout > 100MHz 時(shí)的典型值為 90fs RMS
    • PSRR：–70dBc，強(qiáng)大的電源抗噪性
  • 支持的輸出格式
    • LVPECL 高達(dá) 1 GHz
    • LVDS 高達(dá) 900 MHz
    • HSTL 高達(dá) 400 MHz
  • 總頻率容差：±50ppm(LMK61X2) 和 ± 25ppm (LMK61X0)
  • 3.3V 工作電壓
  • 工業(yè)溫度范圍（-40oC 至 +85oC）
  • 7mm × 5mm 6 引腳封裝，與行業(yè)標(biāo)準(zhǔn) 7050 XO 封裝引腳兼容

LMK61XX 是一款超低抖動(dòng)振蕩器，可生成常用的基準(zhǔn)時(shí)鐘。該器件在出廠前進(jìn)行了預(yù)編程，支持任何基準(zhǔn)時(shí)鐘頻率；支持的輸出格式包括 LVPECL（最高 1GHz）、LVDS（最高 900MHz）和 HCSL（最高 400MHz）。內(nèi)部電源調(diào)節(jié)功能提供出色的電源紋波抑制 (PSRR)，降低了供電網(wǎng)絡(luò)的成本和復(fù)雜性。該器件由單個(gè) 3.3V ± 5% 電源供電。

LMK61XX 是一款超低抖動(dòng)振蕩器，可生成常用的基準(zhǔn)時(shí)鐘。該器件在出廠前進(jìn)行了預(yù)編程，支持任何基準(zhǔn)時(shí)鐘頻率；支持的輸出格式包括 LVPECL（最高 1GHz）、LVDS（最高 900MHz）和 HCSL（最高 400MHz）。內(nèi)部電源調(diào)節(jié)功能提供出色的電源紋波抑制 (PSRR)，降低了供電網(wǎng)絡(luò)的成本和復(fù)雜性。該器件由單個(gè) 3.3V ± 5% 電源供電。

下載 觀看帶字幕的視頻 視頻

技術(shù)文檔

star =有關(guān)此產(chǎn)品的 TI 精選熱門文檔
未找到結(jié)果。請(qǐng)清除搜索并重試。
查看全部 1
頂層文檔 類型 標(biāo)題 格式選項(xiàng) 下載最新的英語(yǔ)版本 日期
* 數(shù)據(jù)表 LMK61XX 高性能超低抖動(dòng)振蕩器 數(shù)據(jù)表 (Rev. D) PDF | HTML 英語(yǔ)版 (Rev.D) PDF | HTML 2018年 2月 6日

設(shè)計(jì)與開發(fā)

如需其他信息或資源，請(qǐng)點(diǎn)擊以下任一標(biāo)題進(jìn)入詳情頁(yè)面查看（如有）。

仿真模型

IBIS Model for LMK61XX family

SNAM240.ZIP (449 KB) - IBIS Model
下載
設(shè)計(jì)工具

CLOCK-TREE-ARCHITECT — 時(shí)鐘樹架構(gòu)編程軟件

時(shí)鐘樹架構(gòu)是一款時(shí)鐘樹綜合工具，可根據(jù)您的系統(tǒng)要求生成時(shí)鐘樹解決方案，從而幫助您簡(jiǎn)化設(shè)計(jì)流程。該工具從龐大的時(shí)鐘產(chǎn)品數(shù)據(jù)庫(kù)中提取數(shù)據(jù)，然后生成系統(tǒng)級(jí)多芯片時(shí)鐘解決方案。
立即設(shè)計(jì)
設(shè)計(jì)工具

PLLATINUMSIM-SW — PLL loop filter, phase noise, lock time, and spur simulation tool

PLLATINUMSIM-SW is a simulation tool that allows users to create detailed designs and simulations of our PLLatinum™ integrated circuits, which include the LMX series of phase-locked loops (PLLs) and synthesizers.

支持的產(chǎn)品和硬件

支持的產(chǎn)品和硬件
下載選項(xiàng)
模擬工具

PSPICE-FOR-TI — PSpice? for TI 設(shè)計(jì)和仿真工具

PSpice? for TI 可提供幫助評(píng)估模擬電路功能的設(shè)計(jì)和仿真環(huán)境。此功能齊全的設(shè)計(jì)和仿真套件使用 Cadence? 的模擬分析引擎。PSpice for TI 可免費(fèi)使用，包括業(yè)內(nèi)超大的模型庫(kù)之一，涵蓋我們的模擬和電源產(chǎn)品系列以及精選的模擬行為模型。

借助?PSpice for TI 的設(shè)計(jì)和仿真環(huán)境及其內(nèi)置的模型庫(kù)，您可對(duì)復(fù)雜的混合信號(hào)設(shè)計(jì)進(jìn)行仿真。創(chuàng)建完整的終端設(shè)備設(shè)計(jì)和原型解決方案，然后再進(jìn)行布局和制造，可縮短產(chǎn)品上市時(shí)間并降低開發(fā)成本。?

在?PSpice for TI 設(shè)計(jì)和仿真工具中，您可以搜索 TI (...)
發(fā)送申請(qǐng)
封裝 引腳 CAD 符號(hào)、封裝和 3D 模型
QFM (SIA) 6 Ultra Librarian

訂購(gòu)和質(zhì)量

包含信息：
  • RoHS
  • REACH
  • 器件標(biāo)識(shí)
  • 引腳鍍層/焊球材料
  • MSL 等級(jí)/回流焊峰值溫度
  • MTBF/時(shí)基故障估算
  • 材料成分
  • 鑒定摘要
  • 持續(xù)可靠性監(jiān)測(cè)
包含信息：
  • 制造廠地點(diǎn)
  • 封裝廠地點(diǎn)

推薦產(chǎn)品可能包含與 TI 此產(chǎn)品相關(guān)的參數(shù)、評(píng)估模塊或參考設(shè)計(jì)。

支持和培訓(xùn)

可獲得 TI 工程師技術(shù)支持的 TI E2E? 論壇

所有內(nèi)容均由 TI 和社區(qū)貢獻(xiàn)者按“原樣”提供，并不構(gòu)成 TI 規(guī)范。請(qǐng)參閱使用條款。

如果您對(duì)質(zhì)量、包裝或訂購(gòu) TI 產(chǎn)品有疑問(wèn)，請(qǐng)參閱 TI 支持。??????????????

視頻