PLLATINUMSIM-SW — PLLatinum Sim Tool
PLLATINUMSIM-SW is a simulation tool that allows users to create detailed designs and simulations of our PLLatinum™ integrated circuits, which include the LMX series of phase-locked loops (PLLs) and synthesizers.
超低相位本底噪聲:-164dBc/Hz(典型值)
超低傳播延遲:< 575ps(最大值)
輸出偏斜:20ps(最大值)
LMK1D1204:3mm × 3mm 16 引腳 VQFN (RGT) 封裝
LMK1D1208:5mm × 5mm 28 引腳 VQFN (RHD) 封裝
LMK1D120x 時鐘緩沖器能夠以超低的時鐘分配偏斜,將兩個可選時鐘輸入(IN0 和 IN1)之一分配給 4 或 8 對差分 LVDS 時鐘輸出(OUT0 至 OUT7)。LMK1D12x 系列可接受兩個時鐘源傳入一個輸入多路復用器。輸入可以為 LVDS、LVPECL、LP-HCSL、HCSL、CML 或 LVCMOS。
LMK1D12x 專為驅動 50Ω 傳輸線路而設計。在以單端模式驅動輸入的情況下,必須將 中所示的適當偏置電壓施加到未使用的負輸入引腳。
IN_SEL 引腳用于選擇要發送到輸出的輸入。如果該引腳保持開路,該引腳將禁用輸出(邏輯低電平)。該器件支持失效防護功能。該器件還整合了輸入遲滯,可防止在沒有輸入信號的情況下輸出隨機振蕩。
該器件可在 1.8V、2.5V 或 3.3V 電源環境下工作,溫度范圍是 –40°C 至 105°C(環境溫度)。下表顯示了 LMK1D12x 封裝類型:
| 類型 | 標題 | 下載最新的英語版本 | 日期 | |||
|---|---|---|---|---|---|---|
| * | 數據表 | LMK1D120x 低附加抖動 LVDS 緩沖器 數據表 (Rev. B) | PDF | HTML | 英語版 (Rev.B) | PDF | HTML | 2023年 6月 23日 |
| 應用手冊 | 使用時鐘緩沖器進行正弦波-方波轉換 | PDF | HTML | 英語版 | PDF | HTML | 2024年 9月 4日 | |
| EVM 用戶指南 | LMK1D1208 低附加抖動、八路 LVDS 輸出時鐘緩沖器評估板 | PDF | HTML | 英語版 | PDF | HTML | 2022年 10月 26日 | |
| 證書 | LMK1D1208EVM EU Declaration of Conformity (DoC) | 2021年 8月 10日 |
如需其他信息或資源,請點擊以下任一標題進入詳情頁面查看(如有)。
PLLATINUMSIM-SW is a simulation tool that allows users to create detailed designs and simulations of our PLLatinum™ integrated circuits, which include the LMX series of phase-locked loops (PLLs) and synthesizers.
| 封裝 | 引腳 | CAD 符號、封裝和 3D 模型 |
|---|---|---|
| VQFN (RHD) | 28 | Ultra Librarian |
推薦產品可能包含與 TI 此產品相關的參數、評估模塊或參考設計。
PLLatinum Sim User's Guide
PLLatinum Sim software manifest
PLLatinum Sim 1.6.9 includes the ability to manually specify points on a phase noise curve (for VCOs or other devices that do not fit the standard three-point model), and as a result the phase noise estimation for many devices which use a BAW VCO is greatly improved. Also includes a bugfix for cascading noise inputs.