PLLATINUMSIM-SW — PLLatinum Sim Tool
PLLATINUMSIM-SW is a simulation tool that allows users to create detailed designs and simulations of our PLLatinum™ integrated circuits, which include the LMX series of phase-locked loops (PLLs) and synthesizers.
CDCLVP111 時鐘驅動器使用最小的時分偏斜將 LVPECL 輸入的一個差分時鐘對 (CLK0,CLK1) 分頻為差分 LVPECL 時鐘 (Q0,Q9) 輸出的十個對。 CDCLVP111 可接受兩個時鐘源進入同一個輸入復用器。 CDCLVP111 專門設計用于驅動器 50? 傳輸線路。 當一個輸出引腳不被使用時,建議將其保持在開狀態以減少功耗。 如果只使用差分對中的輸出引腳中的一個,那么其它輸出引腳必須被同樣地端接至 50?。
如果要求單端輸入運行,VBB基準電壓輸出被使用。 在這種情況下,VBB引腳應該被連接至CLK0并由一個 10nF 電容器旁通至接地 (GND)。
然而,要實現高達 3.5GHz 的高速性能,強烈建議使用差分模式。
CDCLVP111 額定工作溫度范圍是 -55°C至 125°C。
| 類型 | 標題 | 下載最新的英語版本 | 日期 | |||
|---|---|---|---|---|---|---|
| * | 數據表 | 具有可選輸入時鐘驅動器的低壓1:10 低電壓正射極耦合邏輯(LVPECL) 數據表 | 英語版 | PDF | HTML | 2013年 1月 21日 | |
| * | VID | CDCLVP111-EP VID V6212624 | 2016年 6月 21日 |
如需其他信息或資源,請點擊以下任一標題進入詳情頁面查看(如有)。
PLLATINUMSIM-SW is a simulation tool that allows users to create detailed designs and simulations of our PLLatinum™ integrated circuits, which include the LMX series of phase-locked loops (PLLs) and synthesizers.
| 封裝 | 引腳 | CAD 符號、封裝和 3D 模型 |
|---|---|---|
| LQFP (VF) | 32 | Ultra Librarian |
推薦產品可能包含與 TI 此產品相關的參數、評估模塊或參考設計。
PLLatinum Sim User's Guide
PLLatinum Sim software manifest
PLLatinum Sim 1.6.9 includes the ability to manually specify points on a phase noise curve (for VCOs or other devices that do not fit the standard three-point model), and as a result the phase noise estimation for many devices which use a BAW VCO is greatly improved. Also includes a bugfix for cascading noise inputs.