PLLATINUMSIM-SW — PLLatinum Sim Tool
PLLATINUMSIM-SW is a simulation tool that allows users to create detailed designs and simulations of our PLLatinum™ integrated circuits, which include the LMX series of phase-locked loops (PLLs) and synthesizers.
超低相位本底噪聲:-164dBc/Hz(典型值)
傳播延遲極低,< 575ps(最大值)
輸出偏移:20ps(最大值)
LMK1D2102:3mm x 3mm 16 引腳 VQFN
LMK1D2104:5mm x 5mm,28 引腳 VQFN
LMK1D210x 時鐘緩沖器將兩個時鐘輸入(IN0 和 IN1)分配給總共多達 8 對差分 LVDS 時鐘輸出(OUT0、OUT7),通過超小偏斜實現時鐘分配每個緩沖器塊由一個輸入和最多 4 個 LVDS 輸出組成。輸入可以為 LVDS、LVPECL、HCSL、CML 或 LVCMOS。
LMK1D210x 專為驅動 50Ω 傳輸線路而設計。在以單端模式驅動輸入的情況下,必須將 中所示的適當偏置電壓施加到未使用的負輸入引腳。
使用控制引腳 (EN) 可以啟用或禁用輸出組。如果此引腳保持開路,則包含所有輸出的兩個緩沖器將被啟用,如果切換到邏輯“0”,則兩個組以及所有輸出將被禁用(靜態邏輯“0”),如果切換到邏輯“1”,則一個組及其輸出將被禁用,而另一個組及其輸出將被啟用。該器件支持失效防護功能。該器件還整合了輸入遲滯,可防止在沒有輸入信號的情況下輸出隨機振蕩。
該器件可在 1.8V、2.5V 或 3.3V 電源環境下工作,溫度范圍是 –40°C 至 105°C(環境溫度)。下表中顯示了 LMK1D210x 封裝類型:
| 類型 | 標題 | 下載最新的英語版本 | 日期 | |||
|---|---|---|---|---|---|---|
| * | 數據表 | LMK1D210x 低附加抖動 LVDS 緩沖器 數據表 (Rev. B) | PDF | HTML | 英語版 (Rev.B) | PDF | HTML | 2023年 6月 23日 |
如需其他信息或資源,請點擊以下任一標題進入詳情頁面查看(如有)。
PLLATINUMSIM-SW is a simulation tool that allows users to create detailed designs and simulations of our PLLatinum™ integrated circuits, which include the LMX series of phase-locked loops (PLLs) and synthesizers.
| 封裝 | 引腳 | CAD 符號、封裝和 3D 模型 |
|---|---|---|
| VQFN (RGT) | 16 | Ultra Librarian |
推薦產品可能包含與 TI 此產品相關的參數、評估模塊或參考設計。
PLLatinum Sim User's Guide
PLLatinum Sim software manifest
PLLatinum Sim 1.6.9 includes the ability to manually specify points on a phase noise curve (for VCOs or other devices that do not fit the standard three-point model), and as a result the phase noise estimation for many devices which use a BAW VCO is greatly improved. Also includes a bugfix for cascading noise inputs.