PLLATINUMSIM-SW — PLLatinum Sim Tool
PLLATINUMSIM-SW is a simulation tool that allows users to create detailed designs and simulations of our PLLatinum™ integrated circuits, which include the LMX series of phase-locked loops (PLLs) and synthesizers.
LMK1D210xL 是一款低噪聲雙通道時鐘緩沖器,可將一個輸入分配給最多 2 個 (LMK1D2102L)、4 個 (LMK1D2104L)、6 個 (LMK1D2106L) 或 8 個 (LMK1D2108L) LVDS 輸出。輸入可以為 LVDS、LVPECL、HCSL、CML 或 LVCMOS。
LMK1D210xL 專為驅動 50Ω 傳輸線路而設計。在單端模式下驅動輸入時,對未使用的負輸入引腳施加適當的偏置電壓(請參閱圖 8-8)。
LMK1D210xL 緩沖器可針對不同的工作電源提供兩種輸出共模工作電壓(0.7V 和 1.2V)。該器件為直流耦合模式應用提供了設計靈活性。
AMP_SELA/AMP_SELB 控制引腳可用于選擇不同的輸出振幅 LVDS (350mV) 或升壓 LVDS (500mV)。除振幅選擇之外,還可以使用同一引腳禁用輸出。
該器件還支持時鐘和數字輸入引腳的Fail-Safe Input 功能。該器件還整合了輸入遲滯,可防止在沒有輸入信號的情況下輸出隨機振蕩。
| 類型 | 標題 | 下載最新的英語版本 | 日期 | |||
|---|---|---|---|---|---|---|
| * | 數據表 | LMK1D210xL 超低附加抖動 LVDS 緩沖器 數據表 (Rev. A) | PDF | HTML | 英語版 (Rev.A) | PDF | HTML | 2024年 11月 11日 |
如需其他信息或資源,請點擊以下任一標題進入詳情頁面查看(如有)。
PLLATINUMSIM-SW is a simulation tool that allows users to create detailed designs and simulations of our PLLatinum™ integrated circuits, which include the LMX series of phase-locked loops (PLLs) and synthesizers.
| 封裝 | 引腳 | CAD 符號、封裝和 3D 模型 |
|---|---|---|
| VQFN (RHA) | 40 | Ultra Librarian |
推薦產品可能包含與 TI 此產品相關的參數、評估模塊或參考設計。
PLLatinum Sim User's Guide
PLLatinum Sim software manifest
PLLatinum Sim 1.6.9 includes the ability to manually specify points on a phase noise curve (for VCOs or other devices that do not fit the standard three-point model), and as a result the phase noise estimation for many devices which use a BAW VCO is greatly improved. Also includes a bugfix for cascading noise inputs.