PLLATINUMSIM-SW — PLLatinum Sim Tool
PLLATINUMSIM-SW is a simulation tool that allows users to create detailed designs and simulations of our PLLatinum™ integrated circuits, which include the LMX series of phase-locked loops (PLLs) and synthesizers.
LMK3C0105 是一款具有 SSC 支持的 5 輸出無基準時鐘發(fā)生器。該器件基于 TI 專有的體聲波 (BAW) 技術,無需任何晶體或外部時鐘基準即可提供 ±25ppm 時鐘輸出。該器件可以同時提供 5 個 SSC 時鐘、5 個非 SSC 時鐘、或者混合 SSC 和非 SSC 時鐘。五個輸出最多可生成三種不同的輸出頻率。每個輸出通道都可以選擇任一 FOD 作為頻率源以生成四個 LVCMOS 時鐘;REF_CTRL 引腳用作第五個 LVCMOS 時鐘輸出,可選擇任一 FOD 作為源。
可通過 GPIO 引腳或 I2C 接口輕松配置該器件。LMK3C0105 具有非常好的 PSNR,無需任何外部 LDO。有關電源濾波和通過直流/直流電源供電的詳細指南,請參閱電源相關建議。
| 類型 | 標題 | 下載最新的英語版本 | 日期 | |||
|---|---|---|---|---|---|---|
| * | 數(shù)據(jù)表 | LMK3C0105 無基準 5 LVCMOS 輸出可編程 BAW 時鐘發(fā)生器 數(shù)據(jù)表 | PDF | HTML | 最新英語版本 (Rev.A) | PDF | HTML | 2023年 8月 29日 |
如需其他信息或資源,請點擊以下任一標題進入詳情頁面查看(如有)。
PLLATINUMSIM-SW is a simulation tool that allows users to create detailed designs and simulations of our PLLatinum™ integrated circuits, which include the LMX series of phase-locked loops (PLLs) and synthesizers.
| 封裝 | 引腳 | CAD 符號、封裝和 3D 模型 |
|---|---|---|
| TQFN (RER) | 16 | Ultra Librarian |
推薦產(chǎn)品可能包含與 TI 此產(chǎn)品相關的參數(shù)、評估模塊或參考設計。
PLLatinum Sim User's Guide
PLLatinum Sim software manifest
PLLatinum Sim 1.6.9 includes the ability to manually specify points on a phase noise curve (for VCOs or other devices that do not fit the standard three-point model), and as a result the phase noise estimation for many devices which use a BAW VCO is greatly improved. Also includes a bugfix for cascading noise inputs.