PLLATINUMSIM-SW — PLLatinum Sim Tool
PLLATINUMSIM-SW is a simulation tool that allows users to create detailed designs and simulations of our PLLatinum™ integrated circuits, which include the LMX series of phase-locked loops (PLLs) and synthesizers.
LMK00338 器件是一款 8 路輸出 PCIe 第 1 代/第 2 代/第 3 代/第 4 代/第 5 代扇出緩沖器,旨在用于高頻、低抖動時鐘、數據分配和電平轉換。可從兩個通用輸入或一個晶振輸入中選擇輸入時鐘。所選擇的輸入時鐘被分配到兩組 HCSL 輸出(每組 4 個)和 1 個 LVCMOS 輸出。LVCMOS 輸出具有同步使能輸入,在使能或禁用后可實現無短脈沖運行。LMK00338 由一個 3.3V 內核電源和三個獨立的 3.3V 或 2.5V 輸出電源供電運行。
LMK00338 具有高性能、多用途和電源效率特性,這使得它成為替代固定輸出緩沖器器件的理想選擇,同時還能夠增加系統中的時序余裕。
| 類型 | 標題 | 下載最新的英語版本 | 日期 | |||
|---|---|---|---|---|---|---|
| * | 數據表 | LMK00338 8 路輸出 PCIe 第 1 代/第 2 代/第 3 代/第 4 代/第 5 代時鐘緩沖器和電平轉換器 數據表 (Rev. C) | PDF | HTML | 英語版 (Rev.C) | PDF | HTML | 2022年 1月 12日 |
| 應用手冊 | LMK0033x PCI Express 合規性報告 | PDF | HTML | 英語版 | PDF | HTML | 2025年 5月 19日 | |
| 應用手冊 | PCIe 應用的時鐘 | PDF | HTML | 英語版 | PDF | HTML | 2023年 11月 29日 | |
| EVM 用戶指南 | LMK00338EVM User's Guide | 2013年 12月 13日 |
如需其他信息或資源,請點擊以下任一標題進入詳情頁面查看(如有)。
The LMK00338 is a 400MHz, 8-output HCSL buffer intended for PCIe Gen1/2/3 Applications, low additive jitter clock distribution and level translation. The EVM allows the user to verify the functionality and performance specification of the device. Refer to the LMK00338 datasheet for the functional (...)
PLLATINUMSIM-SW is a simulation tool that allows users to create detailed designs and simulations of our PLLatinum™ integrated circuits, which include the LMX series of phase-locked loops (PLLs) and synthesizers.
| 封裝 | 引腳 | CAD 符號、封裝和 3D 模型 |
|---|---|---|
| WQFN (RTA) | 40 | Ultra Librarian |
推薦產品可能包含與 TI 此產品相關的參數、評估模塊或參考設計。
PLLatinum Sim User's Guide
PLLatinum Sim software manifest
PLLatinum Sim 1.6.9 includes the ability to manually specify points on a phase noise curve (for VCOs or other devices that do not fit the standard three-point model), and as a result the phase noise estimation for many devices which use a BAW VCO is greatly improved. Also includes a bugfix for cascading noise inputs.