PLLATINUMSIM-SW — PLLatinum Sim Tool
PLLATINUMSIM-SW is a simulation tool that allows users to create detailed designs and simulations of our PLLatinum™ integrated circuits, which include the LMX series of phase-locked loops (PLLs) and synthesizers.
超低相位本底噪聲:-164dBc/Hz(典型值)
超低傳播延遲:< 575ps(最大值)
輸出偏斜:20ps(最大值)
LMK1D1208P 時鐘緩沖器將兩個中的任何一個可選時鐘輸入(IN0 和 IN1)分配給 8 對差分 LVDS 時鐘輸出(OUT0 至 OUT7),通過超小延遲實現時鐘分配。輸入可以為 LVDS、LVPECL、LVCMOS、HCSL 或 CML。
LMK1D1208P 專為驅動 50Ω 傳輸線路而設計。在單端模式下驅動輸入時,對未使用的負輸入引腳施加適當的偏置電壓(請參閱)。IN_SEL 引腳用于選擇要發送到輸出的輸入。該器件支持失效防護輸入功能。該器件還整合了輸入遲滯,可防止在沒有輸入信號的情況下輸出隨機振蕩。
各個 LVDS 差分輸出均可通過將對應的 OEx 引腳設置為邏輯高電平“1”來實現。如果此引腳設置為邏輯低電平“0”,輸出將被禁用,呈現高阻態,從而降低功耗。
該器件可在 1.8V、2.5V 或 3.3V 電源環境下工作,額定溫度范圍是 –40°C 至 105°C(環境溫度)。
| 類型 | 標題 | 下載最新的英語版本 | 日期 | |||
|---|---|---|---|---|---|---|
| * | 數據表 | LMK1D1208P 引腳控制型 OE 低附加抖動 LVDS 緩沖器 數據表 (Rev. A) | PDF | HTML | 英語版 (Rev.A) | PDF | HTML | 2023年 6月 23日 |
如需其他信息或資源,請點擊以下任一標題進入詳情頁面查看(如有)。
PLLATINUMSIM-SW is a simulation tool that allows users to create detailed designs and simulations of our PLLatinum™ integrated circuits, which include the LMX series of phase-locked loops (PLLs) and synthesizers.
| 封裝 | 引腳 | CAD 符號、封裝和 3D 模型 |
|---|---|---|
| VQFN (RHA) | 40 | Ultra Librarian |
推薦產品可能包含與 TI 此產品相關的參數、評估模塊或參考設計。
PLLatinum Sim User's Guide
PLLatinum Sim software manifest
PLLatinum Sim 1.6.9 includes the ability to manually specify points on a phase noise curve (for VCOs or other devices that do not fit the standard three-point model), and as a result the phase noise estimation for many devices which use a BAW VCO is greatly improved. Also includes a bugfix for cascading noise inputs.