PLLATINUMSIM-SW — PLLatinum Sim Tool
PLLATINUMSIM-SW is a simulation tool that allows users to create detailed designs and simulations of our PLLatinum™ integrated circuits, which include the LMX series of phase-locked loops (PLLs) and synthesizers.
CDCLVC1310 是一款多用途、低抖動、低功率時鐘扇出緩沖器,此緩沖器可將來自 3 個輸入中的 1 個分配到 10 個低抖動 LVCOMS 時鐘輸出,這 3 個輸入的主和副輸入特有差分或者單端信號和晶振輸入。 此類緩沖器適合用于多種移動和有線基礎設施、數據通信、計算、低功率醫療成像和便攜式測試和測量應用。 當輸入為非法電平時,此輸出在一個確定的狀態上。 可將內核電壓設定在 2.5V 或 3.3V 上,將輸出設定在 1.5V,1.8V,2.5V 或 3.3V 上。引腳編程可輕松地配置 CDCLVC1310。 總體附加抖動性能為 25fsRMS(典型值)。 CDCLVC1310 封裝在小型 32 引腳 5mm x 5mm QFN 封裝內。
| 類型 | 標題 | 下載最新的英語版本 | 日期 | |||
|---|---|---|---|---|---|---|
| * | 數據表 | 10 輸出低抖動低功率時鐘緩沖器 數據表 (Rev. E) | 英語版 (Rev.E) | PDF | HTML | 2014年 1月 24日 | |
| 應用手冊 | 正確理解時鐘器件的抖動性能 | 2013年 1月 16日 | ||||
| 應用手冊 | Crystal Oscillator Performance of the CDCLVC1310 | 2012年 8月 9日 | ||||
| 應用手冊 | Phase Noise Performance of CDCLVC1310 | 2012年 1月 26日 | ||||
| 用戶指南 | 10-Output Low Jitter Low Power Differential to LVCMOS Clock Buffer - Evaluation | 2011年 11月 29日 |
如需其他信息或資源,請點擊以下任一標題進入詳情頁面查看(如有)。
CDCLVC1310 是一款高度多樣化的低抖動、低功耗時鐘扇出緩沖器,可分配多達 10 組低抖動 LVCMOS 時鐘輸出。 時鐘來源于 3 組輸入中的 1 組,其主輸入與二級輸入支持差分或單端信號,而第 3 組輸入則是晶振輸入。
PLLATINUMSIM-SW is a simulation tool that allows users to create detailed designs and simulations of our PLLatinum™ integrated circuits, which include the LMX series of phase-locked loops (PLLs) and synthesizers.
| 封裝 | 引腳 | CAD 符號、封裝和 3D 模型 |
|---|---|---|
| VQFN (RHB) | 32 | Ultra Librarian |
推薦產品可能包含與 TI 此產品相關的參數、評估模塊或參考設計。
PLLatinum Sim User's Guide
PLLatinum Sim software manifest
PLLatinum Sim 1.6.9 includes the ability to manually specify points on a phase noise curve (for VCOs or other devices that do not fit the standard three-point model), and as a result the phase noise estimation for many devices which use a BAW VCO is greatly improved. Also includes a bugfix for cascading noise inputs.