PLLATINUMSIM-SW — PLLatinum Sim Tool
PLLATINUMSIM-SW is a simulation tool that allows users to create detailed designs and simulations of our PLLatinum™ integrated circuits, which include the LMX series of phase-locked loops (PLLs) and synthesizers.
CDCLVP111-SEP 時鐘驅動器能夠以最低時鐘分配偏斜將 LVPECL 輸入的一對差分時鐘(CLK0 和 CLK1)分配至十對差分 LVPECL 時鐘(Q0 和 Q9)輸出。CDCLVP111-SEP 可接受兩個時鐘源傳入一個輸入多路復用器。CDCLVP111-SEP 專為驅動 50Ω 傳輸線路而設計。如果不使用某個輸出引腳,可將其保持斷開,以便降低功耗。如果只使用差分對的其中一個輸出引腳,那么另一輸出引腳必須同樣地端接至 50Ω。
如果要求單端輸入運行,VBB基準電壓輸出被使用。在這種情況下,必須將 VBB 引腳連接至 CLK0 并通過一個 10nF 電容器旁通至 GND。
要實現高速性能,強烈建議使用差分模式。
CDCLVP111-SEP 的工作溫度范圍是 -55°C 至 125°C。
| 類型 | 標題 | 下載最新的英語版本 | 日期 | |||
|---|---|---|---|---|---|---|
| * | 數據表 | CDCLVP111-SEP 低壓 1:10 LVPECL,具有可選輸入時鐘驅動器 數據表 | PDF | HTML | 英語版 | PDF | HTML | 2025年 8月 12日 |
| * | 輻射與可靠性報告 | CDCLVP111-SEP Single-Event Effects (SEE) Radiation Report | PDF | HTML | 2025年 9月 24日 | ||
| * | 輻射與可靠性報告 | CDCLVP111-SEP Production Flow and Reliability Report | 2025年 8月 22日 | |||
| 證書 | CDCLVP111SEPEVM EU Declaration of Conformity (DoC) | 2025年 8月 22日 | ||||
| 選擇指南 | TI Space Products (Rev. K) | 2025年 4月 4日 |
如需其他信息或資源,請點擊以下任一標題進入詳情頁面查看(如有)。
PLLATINUMSIM-SW is a simulation tool that allows users to create detailed designs and simulations of our PLLatinum™ integrated circuits, which include the LMX series of phase-locked loops (PLLs) and synthesizers.
| 封裝 | 引腳 | CAD 符號、封裝和 3D 模型 |
|---|---|---|
| HLQFP (VFP) | 32 | Ultra Librarian |
推薦產品可能包含與 TI 此產品相關的參數、評估模塊或參考設計。
PLLatinum Sim User's Guide
PLLatinum Sim software manifest
PLLatinum Sim 1.6.9 includes the ability to manually specify points on a phase noise curve (for VCOs or other devices that do not fit the standard three-point model), and as a result the phase noise estimation for many devices which use a BAW VCO is greatly improved. Also includes a bugfix for cascading noise inputs.