ZHCS889Q June 2007 – August 2022 TMS320F28232 , TMS320F28232-Q1 , TMS320F28234 , TMS320F28234-Q1 , TMS320F28235 , TMS320F28235-Q1 , TMS320F28332 , TMS320F28333 , TMS320F28334 , TMS320F28335 , TMS320F28335-Q1
PRODUCTION DATA
- 1 特性
- 2 應用
- 3 說明
- 4 修訂歷史記錄
- 5 器件比較
- 6 終端配置和功能
-
7 規格
- 7.1 絕對最大額定值
- 7.2 ESD 等級 - 汽車
- 7.3 ESD 等級 - 商用
- 7.4 建議運行條件
- 7.5 功耗摘要
- 7.6 電氣特性
- 7.7 熱阻特征
- 7.8 散熱設計注意事項
- 7.9
時序和開關特性
- 7.9.1 時序參數符號
- 7.9.2 電源時序
- 7.9.3 時鐘要求和特性
- 7.9.4
外設
- 7.9.4.1 通用輸入/輸出（GPIO）
- 7.9.4.2 增強型控制外設
- 7.9.4.3 外部中斷時序
- 7.9.4.4 I2C 電氣特性和時序
- 7.9.4.5 串行外設接口 (SPI) 模塊
- 7.9.4.6
多通道緩沖串行端口 (McBSP) 模塊
- 7.9.4.6.1 McBSP 傳輸和接收時序
- 7.9.4.6.2
McBSP 作為 SPI 主器件或從器件時序
- 7.9.4.6.2.1 McBSP 作為 SPI 主器件或從器件時的時序要求（CLKSTP=10b，CLKXP=0）
- 7.9.4.6.2.2 McBSP 作為 SPI 主控或者受控開關特性 (CLKSTP=10b，CLKXP=0)
- 7.9.4.6.2.3 McBSP 作為 SPI 主器件或從器件時的時序要求（CLKSTP=11b，CLKXP=0）
- 7.9.4.6.2.4 McBSP 作為 SPI 主控或者受控開關特性 (CLKSTP= 11b，CLKXP= 0)
- 7.9.4.6.2.5 McBSP 作為 SPI 主器件或從器件時的時序要求（CLKSTP= 10b，CLKXP= 1）
- 7.9.4.6.2.6 McBSP 作為 SPI 主控或者受控開關特性 (CLKSTP= 10b，CLKXP= 1)
- 7.9.4.6.2.7 McBSP 作為 SPI 主器件或從器件時的時序要求（CLKSTP= 11b，CLKXP= 1）
- 7.9.4.6.2.8 McBSP 作為 SPI 主器件或從器件開關特性（CLKSTP= 11b，CLKXP= 1）
- 7.9.5 無信號緩沖情況下 MCU 與 JTAG 調試探針的連接
- 7.9.6 外部接口 (XINTF) 時序
- 7.9.7 閃存定時
- 7.10 片載模數轉換器
- 7.11 F2833x 器件和 F2823x 器件之間的遷移
-
8 詳細說明
- 8.1
簡要說明
- 8.1.1 C28x CPU
- 8.1.2 內存總線（哈弗總線架構）
- 8.1.3 外設總線
- 8.1.4 實時 JTAG 和分析
- 8.1.5 外部接口(XINTF)
- 8.1.6 閃存
- 8.1.7 M0，M1 SARAM
- 8.1.8 L0, L1, L2, L3, L4, L5, L6, L7, H0, H1, H2, H3, H4, H5SARAM
- 8.1.9 引導 ROM
- 8.1.10 安全性
- 8.1.11 外設中斷擴展 (PIE) 塊
- 8.1.12 外部中斷 (XINT1-XINT7，XNMI)
- 8.1.13 振蕩器和鎖相環 (PLL)
- 8.1.14 看門狗
- 8.1.15 外設時鐘
- 8.1.16 低功耗模式
- 8.1.17 外設幀 0，1，2，3 (PFn)
- 8.1.18 通用輸入/輸出 (GPIO) 復用器
- 8.1.19 32 位 CPU 計時器 (0，1，2)
- 8.1.20 控制外設
- 8.1.21 串行端口外設
- 8.2
外設
- 8.2.1 DMA 概述
- 8.2.2 32 位 CPU 計時器 0，CPU 計時器 1，CPU 計時器 2
- 8.2.3 增強型 PWM 模塊
- 8.2.4 高分辨率 PWM (HRPWM)
- 8.2.5 增強型 CAP 模塊
- 8.2.6 增強型 QEP 模塊
- 8.2.7 模數轉換器 (ADC) 模塊
- 8.2.8 多通道緩沖串行端口 (McBSP) 模塊
- 8.2.9 增強型控制器局域網 (eCAN) 模塊（eCAN-A 和 eCAN-B）
- 8.2.10 串行通信接口 (SCI) 模塊 (SCI-A，SCI-B，SCI-C)
- 8.2.11 串行外設接口 (SPI) 模塊（SPI-A）
- 8.2.12 內部集成電路 (I2C)
- 8.2.13 GPIO MUX
- 8.2.14 外部接口 (XINTF)
- 8.3 內存映射
- 8.4 寄存器映射
- 8.5 中斷
- 8.6 系統控制
- 8.7 低功率模式塊
- 8.1
簡要說明
- 9 應用、實現和布局
- 10器件和文檔支持
- 11機械、封裝和可訂購信息
封裝選項
請參考 PDF 數據表獲取器件具體的封裝圖。
機械數據 (封裝 | 引腳)
- PTP|176
散熱焊盤機械數據 (封裝 | 引腳)
- PTP|176
訂購信息
8.5 中斷
圖 8-26顯示了不同的中斷源是如何被復用的。
A. 可由 DMA 訪問
圖 8-26 外部和 PIE 中斷源
圖 8-27 外部中斷8 個 PIE 塊中斷組合成了一個 CPU 中斷。總共 12 個 CPU 中斷組，每組 8 個中斷，等于 96 個中斷。在 2833x/2823x 器件上，外設使用 58 個中斷，如表 8-32 所示。
TRAP #Vectornumber（矢量號）指令將程序控制發送至與指定的矢量相對應的中斷處理例程。TRAP #0 嘗試將程序控制傳送到復位矢量所指向的地址。然而，PIE 矢量表不含復位矢量。因此，當 PIE 被啟用時，TRAP #0 不應被使用。這樣做將導致未定義的運行狀態。
當 PIE 啟用時，TRAP #1 至 TRAP #12 會將程序控制傳送到與 PIE 組內第一個矢量相對應的中斷服務例程。例如：TRAP#1 從 INT1.1 中抽取矢量，TRAP#2 從 INT2.1 中抽取矢量，以此類推。
圖 8-28 使用 PIE 塊的中斷多路復用表 8-32 PIE 外設中斷
| CPU 中斷 | PIE 中斷(1) | |||||||
|---|---|---|---|---|---|---|---|---|
| INTx.8 | INTx.7 | INTx.6 | INTx.5 | INTx.4 | INTx.3 | INTx.2 | INTx.1 | |
| INT1 | WAKEINT (LPM/WD) | TINT0 （計時器 0） | ADCINT(2) (ADC) | XINT2 | XINT1 | 保留 | SEQ2INT (ADC) | SEQ1INT (ADC) |
| INT2 | 保留 | 保留 | EPWM6_TZINT (ePWM6) | EPWM5_TZINT (ePWM5) | EPWM4_TZINT (ePWM4) | EPWM3_TZINT (ePWM3) | EPWM2_TZINT (ePWM2) | EPWM1_TZINT (ePWM1) |
| INT3 | 保留 | 保留 | EPWM6_INT (ePWM6) | EPWM5_INT (ePWM5) | EPWM4_INT (ePWM4) | EPWM3_INT (ePWM3) | EPWM2_INT (ePWM2) | EPWM1_INT (ePWM1) |
| INT4 | 保留 | 保留 | ECAP6_INT (eCAP6) | ECAP5_INT (eCAP5) | ECAP4_INT (eCAP4) | ECAP3_INT (eCAP3) | ECAP2_INT (eCAP2) | ECAP1_INT (eCAP1) |
| INT5 | 保留 | 保留 | 保留 | 保留 | 保留 | 保留 | EQEP2_INT (eQEP2) | EQEP1_INT (eQEP1) |
| INT6 | 保留 | 保留 | MXINTA (McBSP-A) | MRINTA (McBSP-A) | MXINTB (McBSP-B) | MRINTB (McBSP-B) | SPITXINTA (SPI-A) | SPIRXINTA (SPI-A) |
| INT7 | 保留 | 保留 | DINTCH6 (DMA) | DINTCH5 (DMA) | DINTCH4 (DMA) | DINTCH3 (DMA) | DINTCH2 (DMA) | DINTCH1 (DMA) |
| INT8 | 保留 | 保留 | SCITXINTC (SCI-C) | SCIRXINTC (SCI-C) | 保留 | 保留 | I2CINT2A (I2C-A) | I2CINT1A (I2C-A) |
| INT9 | ECAN1_INTB (CAN-B) | ECAN0_INTB (CAN-B) | ECAN1_INTA (CAN-A) | ECAN0_INTA (CAN-A) | SCITXINTB (SCI-B) | SCIRXINTB (SCI-B) | SCITXINTA (SCI-A) | SCIRXINTA (SCI-A) |
| INT10 | 保留 | 保留 | 保留 | 保留 | 保留 | 保留 | 保留 | 保留 |
| INT11 | 保留 | 保留 | 保留 | 保留 | 保留 | 保留 | 保留 | 保留 |
| INT12 | LUF (FPU) | LVF (FPU) | 保留 | XINT7 | XINT6 | XINT5 | XINT4 | XINT3 |
(1) 96 個可能中斷中，目前有 58 個正在使用。其余中斷保留供未來的器件使用。如果它們在 PIEIFRx 級被啟用并且這個組中的中斷均未被外設使用，則這些中斷可被用作軟件中斷。否則，在意外地清除它們的標志同時修改 PIEIFR 的情況下，來自外設的中斷也許會丟失。總的來說，在兩種安全情況下，保留的中斷可用作軟件中斷：
1) 組內沒有外設使中斷有效。
2) 沒有外設中斷被分配到該組（例如，PIE 組 11）。
1) 組內沒有外設使中斷有效。
2) 沒有外設中斷被分配到該組（例如，PIE 組 11）。
(2) ADCINT 可以作為 SEQ1INT 和 SEQ2INT 信號的邏輯“或”來獲得。這旨在支持向后兼容 TMS320F281x 系列器件中的實現方式，其中不存在 SEQ1INT 和 SEQ2INT，而只有 ADCINT。對于新的實現，TI 建議使用 SEQ1INT 和 SEQ2INT，而不在 PIEIER 寄存器中啟用 ADCINT。
表 8-33 PIE 配置和控制寄存器
| 名稱 | 地址 | 大小 (x 16) | 說明(1) |
|---|---|---|---|
| PIECTRL | 0x0CE0 | 1 | PIE，控制寄存器 |
| PIEACK | 0x0CE1 | 1 | PIE，應答寄存器 |
| PIEIER1 | 0x0CE2 | 1 | PIE，INT1 組啟用寄存器 |
| PIEIFR1 | 0x0CE3 | 1 | PIE，INT1 組標志寄存器 |
| PIEIER2 | 0x0CE4 | 1 | PIE，INT2 組啟用寄存器 |
| PIEIFR2 | 0x0CE5 | 1 | PIE，INT2 組標志寄存器 |
| PIEIER3 | 0x0CE6 | 1 | PIE，INT3 組啟用寄存器 |
| PIEIFR3 | 0x0CE7 | 1 | PIE，INT3 組標志寄存器 |
| PIEIER4 | 0x0CE8 | 1 | PIE，INT4 組啟用寄存器 |
| PIEIFR4 | 0x0CE9 | 1 | PIE，INT4 組標志寄存器 |
| PIEIER5 | 0x0CEA | 1 | PIE，INT5 組啟用寄存器 |
| PIEIFR5 | 0x0CEB | 1 | PIE，INT5 組標志寄存器 |
| PIEIER6 | 0x0CEC | 1 | PIE，INT6 組啟用寄存器 |
| PIEIFR6 | 0x0CED | 1 | PIE，INT6 組標志寄存器 |
| PIEIER7 | 0x0CEE | 1 | PIE，INT7 組啟用寄存器 |
| PIEIFR7 | 0x0CEF | 1 | PIE，INT7 組標志寄存器 |
| PIEIER8 | 0x0CF0 | 1 | PIE，INT8 組啟用寄存器 |
| PIEIFR8 | 0x0CF1 | 1 | PIE，INT8 組標志寄存器 |
| PIEIER9 | 0x0CF2 | 1 | PIE，INT9 組啟用寄存器 |
| PIEIFR9 | 0x0CF3 | 1 | PIE，INT9 組標志寄存器 |
| PIEIER10 | 0x0CF4 | 1 | PIE，INT10 組啟用寄存器 |
| PIEIFR10 | 0x0CF5 | 1 | PIE，INT10 組標志寄存器 |
| PIEIER11 | 0x0CF6 | 1 | PIE，INT11 組啟用寄存器 |
| PIEIFR11 | 0x0CF7 | 1 | PIE，INT11 組標志寄存器 |
| PIEIER12 | 0x0CF8 | 1 | PIE，INT12 組啟用寄存器 |
| PIEIFR12 | 0x0CF9 | 1 | PIE，INT12 組標志寄存器 |
| 保留 | 0x 0CFA-0x 0CFF | 6 | 保留 |
(1) PIE 配置和控制寄存器未受 EALLOW 模式保護。PIE 矢量表受保護。