ZHCS889Q June 2007 – August 2022 TMS320F28232 , TMS320F28232-Q1 , TMS320F28234 , TMS320F28234-Q1 , TMS320F28235 , TMS320F28235-Q1 , TMS320F28332 , TMS320F28333 , TMS320F28334 , TMS320F28335 , TMS320F28335-Q1
PRODUCTION DATA
請參考 PDF 數據表獲取器件具體的封裝圖。
如果 XREADY 信號在同步模式中被采樣(USEREADY=1,READYMODE=1),那么:
| 1 | 前置: | LR ≥ tc(XTIM) | ||
| LW ≥ tc(XTIM) | ||||
| 2 | 有效: | AR ≥ 2 × tc(XTIM) | ||
| AW ≥ 2 × tc(XTIM) | ||||
| 3 | 前置 + 有效: | LR + AR ≥ 4 × tc(XTIM) | ||
| LW + AW ≥ 4 × tc(XTIM) |
限制條件不包括外部硬件等待狀態。
這些要求導致以下 XTIMING 寄存器配置限制:
| XRDLEAD | XRDACTIVE | XRDTRAIL | XWRLEAD | XWRACTIVE | XWRTRAIL | X2TIMING |
|---|---|---|---|---|---|---|
| ≥ 1 | ≥ 2 | 0 | ≥ 1 | ≥ 2 | 0 | 0,1 |
或者
| XRDLEAD | XRDACTIVE | XRDTRAIL | XWRLEAD | XWRACTIVE | XWRTRAIL | X2TIMING |
|---|---|---|---|---|---|---|
| ≥ 2 | ≥ 1 | 0 | ≥ 2 | ≥ 1 | 0 | 0,1 |
使用異步 XREADY 時,有效和無效時序示例:
| XRDLEAD | XRDACTIVE | XRDTRAIL | XWRLEAD | XWRACTIVE | XWRTRAIL | X2TIMING | |
|---|---|---|---|---|---|---|---|
| 無效(1) | 0 | 0 | 0 | 0 | 0 | 0 | 0,1 |
| 無效(1) | 1 | 0 | 0 | 1 | 0 | 0 | 0,1 |
| 無效(1) | 1 | 1 | 0 | 1 | 1 | 0 | 0 |
| 有效 | 1 | 2 | 0 | 1 | 2 | 0 | 1 |
| 有效 | 1 | 2 | 0 | 1 | 2 | 0 | 0,1 |
| 有效 | 2 | 1 | 0 | 2 | 1 | 0Ω | 0,1 |
除非另外說明,否則所有 XINTF 時序適用于表 7-3 中列出的時鐘配置。
| 模式 | SYSCLKOUT | XTIMCLK | XCLKOUT |
|---|---|---|---|
| 1 | SYSCLKOUT | SYSCLKOUT | |
| 示例: | 150MHz | 150MHz | 150MHz |
| 2 | SYSCLKOUT | 1/2 SYSCLKOUT | |
| 示例: | 150MHz | 150MHz | 75MHz |
| 3 | 1/2SYSCLKOUT | 1/2 SYSCLKOUT | |
| 示例: | 150MHz | 75MHz | 75MHz |
| 4 | 1/2SYSCLKOUT | 1/4 SYSCLKOUT | |
| 示例: | 150MHz | 75MHz | 37.5MHz |
SYSCLKOUT 和 XTIMCLK 之間的關系顯示在圖 7-28中。
圖 7-28 SYSCLKOUT 與 XTIMCLK 之間的關系