ZHCS889Q June   2007  – August 2022 TMS320F28232 , TMS320F28232-Q1 , TMS320F28234 , TMS320F28234-Q1 , TMS320F28235 , TMS320F28235-Q1 , TMS320F28332 , TMS320F28333 , TMS320F28334 , TMS320F28335 , TMS320F28335-Q1

PRODUCTION DATA  

1. 1 特性
2. 2 應用
3. 3 說明
   1. 3.1 功能方框圖
4. 4 修訂歷史記錄
5. 5 器件比較
   1. 5.1 相關產品
6. 6 終端配置和功能
   1. 6.1 引腳圖
   2. 6.2 信號說明
7. 7 規(guī)格
   1. 7.1  絕對最大額定值
   2. 7.2  ESD 等級 - 汽車
   3. 7.3  ESD 等級 - 商用
   4. 7.4  建議運行條件
   5. 7.5  功耗摘要
      1. 7.5.1 SYSCLKOUT 150MHz 時 TMS320F28335/F28235 電源引腳的流耗
      2. 7.5.2 SYSCLKOUT 為 150MHz 時TMS320F28334/F28234 電源引腳的流耗
      3. 7.5.3 減少電流消耗
      4. 7.5.4 電流消耗圖
   6. 7.6  電氣特性
   7. 7.7  熱阻特征
      1. 7.7.1 PGF 封裝
      2. 7.7.2 PTP 封裝
      3. 7.7.3 ZHH 封裝
      4. 7.7.4 ZAY 封裝
      5. 7.7.5 ZJZ 封裝
   8. 7.8  散熱設計注意事項
   9. 7.9  時序和開關特性
      1. 7.9.1 時序參數(shù)符號
         1. 7.9.1.1 定時參數(shù)的通用注釋
         2. 7.9.1.2 測試負載電路
         3. 7.9.1.3 器件時鐘表
            1. 7.9.1.3.1 計時和命名規(guī)則（150MHz 器件）
            2. 7.9.1.3.2 計時和命名規(guī)則（100MHz 器件）
      2. 7.9.2 電源時序
         1. 7.9.2.1 電源管理和監(jiān)控電路解決方案
         2. 7.9.2.2 復位 (XRS) 序要求
      3. 7.9.3 時鐘要求和特性
         1. 7.9.3.1 輸入時鐘頻率
         2. 7.9.3.2 XCLKIN時序要求- PLL 被啟用
         3. 7.9.3.3 XCLKIN時序要求- PLL 被禁用
         4. 7.9.3.4 XCLKOUT 開關特征（旁路或啟用 PLL）
         5. 7.9.3.5 時序圖
      4. 7.9.4 外設
         1. 7.9.4.1 通用輸入/輸出（GPIO）
            1. 7.9.4.1.1 GPIO - 輸出時序
               1. 7.9.4.1.1.1 通用輸出開關特性
            2. 7.9.4.1.2 GPIO - 輸入時序
               1. 7.9.4.1.2.1 通用輸入時序要求
            3. 7.9.4.1.3 輸入信號的采樣窗口寬度
            4. 7.9.4.1.4 低功耗模式喚醒時序
               1. 7.9.4.1.4.1 空閑模式時序要求
               2. 7.9.4.1.4.2 空閑模式開關特性
               3. 7.9.4.1.4.3 空閑模式時序圖
               4. 7.9.4.1.4.4 待機模式時序要求
               5. 7.9.4.1.4.5 待機模式開關特征
               6. 7.9.4.1.4.6 待機模式時序要求
               7. 7.9.4.1.4.7 停機模式時序要求
               8. 7.9.4.1.4.8 HALT 模式開關特性
               9. 7.9.4.1.4.9 停機模式時序圖
         2. 7.9.4.2 增強型控制外設
            1. 7.9.4.2.1 增強型脈寬調制器 (ePWM) 時序
               1. 7.9.4.2.1.1 ePWM 時序要求
               2. 7.9.4.2.1.2 ePWM 開關特征
            2. 7.9.4.2.2 跳變區(qū)輸入時序
               1. 7.9.4.2.2.1 跳閘區(qū)域輸入時序要求
            3. 7.9.4.2.3 高分辨率 PWM 時序
               1. 7.9.4.2.3.1 在 SYSCLKOUT=(60150-150300MHz) 時，高分辨率 PWM 特性
            4. 7.9.4.2.4 增強型捕捉 (eCAP) 時序
               1. 7.9.4.2.4.1 增強型捕捉 (eCAP) 時序要求
               2. 7.9.4.2.4.2 eCAP 開關特征
            5. 7.9.4.2.5 增強型正交編碼器脈沖 (eQEP) 時序
               1. 7.9.4.2.5.1 增強型正交編碼器脈沖 (eQEP) 時序要求
               2. 7.9.4.2.5.2 eQEP 開關特性
            6. 7.9.4.2.6 ADC 轉換開始時序
               1. 7.9.4.2.6.1 外部 ADC 轉換開始開關特性
               2. 7.9.4.2.6.2 ADCSOCAO 或者 ADCSOCBO 時序
         3. 7.9.4.3 外部中斷時序
            1. 7.9.4.3.1 外部中斷時序要求
            2. 7.9.4.3.2 外部中斷開關特征
            3. 7.9.4.3.3 外部中斷時序要求
         4. 7.9.4.4 I2C 電氣特性和時序
            1. 7.9.4.4.1 I2C 時序
         5. 7.9.4.5 串行外設接口 (SPI) 模塊
            1. 7.9.4.5.1 主模式時序
               1. 7.9.4.5.1.1 SPI 主模式外部時序（時鐘相位 = 0）
               2. 7.9.4.5.1.2 SPI 主模式外部時序（時鐘相位 = 1）
            2. 7.9.4.5.2 從模式時序
               1. 7.9.4.5.2.1 SPI 從模式外部時序（時鐘相位 = 0）
               2. 7.9.4.5.2.2 SPI 從模式外部時序（時鐘相位 = 1）
         6. 7.9.4.6 多通道緩沖串行端口 (McBSP) 模塊
            1. 7.9.4.6.1 McBSP 傳輸和接收時序
               1. 7.9.4.6.1.1 McBSP 時序要求
               2. 7.9.4.6.1.2 McBSP 開關特征
            2. 7.9.4.6.2 McBSP 作為 SPI 主器件或從器件時序
               1. 7.9.4.6.2.1 McBSP 作為 SPI 主器件或從器件時的時序要求（CLKSTP=10b，CLKXP=0）
               2. 7.9.4.6.2.2 McBSP 作為 SPI 主控或者受控開關特性 (CLKSTP=10b，CLKXP=0)
               3. 7.9.4.6.2.3 McBSP 作為 SPI 主器件或從器件時的時序要求（CLKSTP=11b，CLKXP=0）
               4. 7.9.4.6.2.4 McBSP 作為 SPI 主控或者受控開關特性 (CLKSTP= 11b，CLKXP= 0)
               5. 7.9.4.6.2.5 McBSP 作為 SPI 主器件或從器件時的時序要求（CLKSTP= 10b，CLKXP= 1）
               6. 7.9.4.6.2.6 McBSP 作為 SPI 主控或者受控開關特性 (CLKSTP= 10b，CLKXP= 1)
               7. 7.9.4.6.2.7 McBSP 作為 SPI 主器件或從器件時的時序要求（CLKSTP= 11b，CLKXP= 1）
               8. 7.9.4.6.2.8 McBSP 作為 SPI 主器件或從器件開關特性（CLKSTP= 11b，CLKXP= 1）
      5. 7.9.5 無信號緩沖情況下 MCU 與 JTAG 調試探針的連接
      6. 7.9.6 外部接口 (XINTF) 時序
         1. 7.9.6.1 USEREADY = 0
         2. 7.9.6.2 同步模式 (USEREADY=1，READYMODE=0)
         3. 7.9.6.3 異步模式 (USEREADY=1，READYMODE=1)
         4. 7.9.6.4 XINTF 信號與 XCLKOUT 一致
         5. 7.9.6.5 外部接口讀取時序
            1. 7.9.6.5.1 外部存儲器接口讀取時序要求
            2. 7.9.6.5.2 外部內存接口讀取開關特性
         6. 7.9.6.6 外部接口寫入時序
            1. 7.9.6.6.1 外部存儲器接口寫入開關特性
         7. 7.9.6.7 帶有一個外部等待狀態(tài)的外部接口讀取準備就緒時序
            1. 7.9.6.7.1 外部接口讀取開關特性（讀取準備就緒，1 個等待狀態(tài)）
            2. 7.9.6.7.2 外部接口讀取時序要求（讀取準備就緒，1 個等待狀態(tài)）
            3. 7.9.6.7.3 同步 XREADY 時序要求（讀取準備就緒，1 個等待狀態(tài)）
            4. 7.9.6.7.4 異步 XREADY 時序要求（讀取準備就緒，1 個等待狀態(tài)）
         8. 7.9.6.8 帶有一個外部等待狀態(tài)的外部接口寫入準備就緒時序
            1. 7.9.6.8.1 外部接口寫入開關特性（寫入準備就緒，1 個等待狀態(tài)）
            2. 7.9.6.8.2 同步 XREADY 時序要求（寫入準備就緒，1 個等待狀態(tài)）
            3. 7.9.6.8.3 異步 XREADY 時序要求（寫入準備就緒，1 個等待狀態(tài)）
         9. 7.9.6.9 XHOLD 和 XHOLDA 時序
            1. 7.9.6.9.1 XHOLD/ XHOLDA 時序要求 (XCLKOUT = XTIMCLK)
            2. 7.9.6.9.2 XHOLD/XHOLDA時序要求 (XCLKOUT = 1/2 XTIMCLK)
      7. 7.9.7 閃存定時
         1. 7.9.7.1 A 和 S 溫度材料的閃存耐久性
         2. 7.9.7.2 Q 溫度材料的閃存耐久性
         3. 7.9.7.3 150MHz SYSCLKOUT 上的閃存參數(shù)：
         4. 7.9.7.4 閃存 / OTP 訪問時序
         5. 7.9.7.5 閃存數(shù)據(jù)保持持續(xù)時間
   10. 7.10 片載模數(shù)轉換器
       1. 7.10.1 ADC 電氣特性（在推薦的工作條件下測得）
       2. 7.10.2 ADC 加電控制位時序
          1. 7.10.2.1 ADC 加電延遲
          2. 7.10.2.2 不同 ADC 配置的典型電流消耗（在 25MHz ADCCLK 條件下）
       3. 7.10.3 定義
       4. 7.10.4 順序采樣模式（單通道） (SMODE = 0)
          1. 7.10.4.1 順序采樣模式時序
       5. 7.10.5 同步采樣模式（雙通道）(SMODE=1)
          1. 7.10.5.1 同步采樣模式時序
       6. 7.10.6 詳細說明
   11. 7.11 F2833x 器件和 F2823x 器件之間的遷移
8. 8 詳細說明
   1. 8.1 簡要說明
      1. 8.1.1  C28x CPU
      2. 8.1.2  內存總線（哈弗總線架構）
      3. 8.1.3  外設總線
      4. 8.1.4  實時 JTAG 和分析
      5. 8.1.5  外部接口(XINTF)
      6. 8.1.6  閃存
      7. 8.1.7  M0，M1 SARAM
      8. 8.1.8  L0, L1, L2, L3, L4, L5, L6, L7, H0, H1, H2, H3, H4, H5SARAM
      9. 8.1.9  引導 ROM
         1. 8.1.9.1 引導加載器使用的外設引腳
      10. 8.1.10 安全性
      11. 8.1.11 外設中斷擴展 (PIE) 塊
      12. 8.1.12 外部中斷 (XINT1-XINT7，XNMI)
      13. 8.1.13 振蕩器和鎖相環(huán) (PLL)
      14. 8.1.14 看門狗
      15. 8.1.15 外設時鐘
      16. 8.1.16 低功耗模式
      17. 8.1.17 外設幀 0，1，2，3 (PFn)
      18. 8.1.18 通用輸入/輸出 (GPIO) 復用器
      19. 8.1.19 32 位 CPU 計時器 (0，1，2)
      20. 8.1.20 控制外設
      21. 8.1.21 串行端口外設
   2. 8.2 外設
      1. 8.2.1  DMA 概述
      2. 8.2.2  32 位 CPU 計時器 0，CPU 計時器 1，CPU 計時器 2
      3. 8.2.3  增強型 PWM 模塊
      4. 8.2.4  高分辨率 PWM (HRPWM)
      5. 8.2.5  增強型 CAP 模塊
      6. 8.2.6  增強型 QEP 模塊
      7. 8.2.7  模數(shù)轉換器 (ADC) 模塊
         1. 8.2.7.1 如果 ADC 未被使用，ADC 連接
         2. 8.2.7.2 ADC 寄存器
         3. 8.2.7.3 ADC 校準
      8. 8.2.8  多通道緩沖串行端口 (McBSP) 模塊
      9. 8.2.9  增強型控制器局域網(wǎng) (eCAN) 模塊（eCAN-A 和 eCAN-B）
      10. 8.2.10 串行通信接口 (SCI) 模塊 (SCI-A，SCI-B，SCI-C)
      11. 8.2.11 串行外設接口 (SPI) 模塊（SPI-A）
      12. 8.2.12 內部集成電路 (I2C)
      13. 8.2.13 GPIO MUX
      14. 8.2.14 外部接口 (XINTF)
   3. 8.3 內存映射
   4. 8.4 寄存器映射
      1. 8.4.1 器件仿真寄存器
   5. 8.5 中斷
      1. 8.5.1 外部中斷
   6. 8.6 系統(tǒng)控制
      1. 8.6.1 OSC 和 PLL 塊
         1. 8.6.1.1 外部基準振蕩器時鐘選項
         2. 8.6.1.2 基于 PLL 的時鐘模塊
         3. 8.6.1.3 輸入時鐘損失
      2. 8.6.2 看門狗塊
   7. 8.7 低功率模式塊
9. 9 應用、實現(xiàn)和布局
   1. 9.1 TI 參考設計
10. 10器件和文檔支持
    1. 10.1 入門和后續(xù)步驟
    2. 10.2 器件和開發(fā)支持工具命名規(guī)則
    3. 10.3 工具與軟件
    4. 10.4 文檔支持
    5. 10.5 支持資源
    6. 10.6 商標
    7. 10.7 Electrostatic Discharge Caution
    8. 10.8 術語表
11. 11機械、封裝和可訂購信息
    1. 11.1 封裝重新設計詳情
    2. 11.2 封裝信息