ZHCS889Q June 2007 – August 2022 TMS320F28232 , TMS320F28232-Q1 , TMS320F28234 , TMS320F28234-Q1 , TMS320F28235 , TMS320F28235-Q1 , TMS320F28332 , TMS320F28333 , TMS320F28334 , TMS320F28335 , TMS320F28335-Q1
PRODUCTION DATA
- 1 特性
- 2 應用
- 3 說明
- 4 修訂歷史記錄
- 5 器件比較
- 6 終端配置和功能
-
7 規格
- 7.1 絕對最大額定值
- 7.2 ESD 等級 - 汽車
- 7.3 ESD 等級 - 商用
- 7.4 建議運行條件
- 7.5 功耗摘要
- 7.6 電氣特性
- 7.7 熱阻特征
- 7.8 散熱設計注意事項
- 7.9
時序和開關特性
- 7.9.1 時序參數符號
- 7.9.2 電源時序
- 7.9.3 時鐘要求和特性
- 7.9.4
外設
- 7.9.4.1 通用輸入/輸出（GPIO）
- 7.9.4.2 增強型控制外設
- 7.9.4.3 外部中斷時序
- 7.9.4.4 I2C 電氣特性和時序
- 7.9.4.5 串行外設接口 (SPI) 模塊
- 7.9.4.6
多通道緩沖串行端口 (McBSP) 模塊
- 7.9.4.6.1 McBSP 傳輸和接收時序
- 7.9.4.6.2
McBSP 作為 SPI 主器件或從器件時序
- 7.9.4.6.2.1 McBSP 作為 SPI 主器件或從器件時的時序要求（CLKSTP=10b，CLKXP=0）
- 7.9.4.6.2.2 McBSP 作為 SPI 主控或者受控開關特性 (CLKSTP=10b，CLKXP=0)
- 7.9.4.6.2.3 McBSP 作為 SPI 主器件或從器件時的時序要求（CLKSTP=11b，CLKXP=0）
- 7.9.4.6.2.4 McBSP 作為 SPI 主控或者受控開關特性 (CLKSTP= 11b，CLKXP= 0)
- 7.9.4.6.2.5 McBSP 作為 SPI 主器件或從器件時的時序要求（CLKSTP= 10b，CLKXP= 1）
- 7.9.4.6.2.6 McBSP 作為 SPI 主控或者受控開關特性 (CLKSTP= 10b，CLKXP= 1)
- 7.9.4.6.2.7 McBSP 作為 SPI 主器件或從器件時的時序要求（CLKSTP= 11b，CLKXP= 1）
- 7.9.4.6.2.8 McBSP 作為 SPI 主器件或從器件開關特性（CLKSTP= 11b，CLKXP= 1）
- 7.9.5 無信號緩沖情況下 MCU 與 JTAG 調試探針的連接
- 7.9.6 外部接口 (XINTF) 時序
- 7.9.7 閃存定時
- 7.10 片載模數轉換器
- 7.11 F2833x 器件和 F2823x 器件之間的遷移
-
8 詳細說明
- 8.1
簡要說明
- 8.1.1 C28x CPU
- 8.1.2 內存總線（哈弗總線架構）
- 8.1.3 外設總線
- 8.1.4 實時 JTAG 和分析
- 8.1.5 外部接口(XINTF)
- 8.1.6 閃存
- 8.1.7 M0，M1 SARAM
- 8.1.8 L0, L1, L2, L3, L4, L5, L6, L7, H0, H1, H2, H3, H4, H5SARAM
- 8.1.9 引導 ROM
- 8.1.10 安全性
- 8.1.11 外設中斷擴展 (PIE) 塊
- 8.1.12 外部中斷 (XINT1-XINT7，XNMI)
- 8.1.13 振蕩器和鎖相環 (PLL)
- 8.1.14 看門狗
- 8.1.15 外設時鐘
- 8.1.16 低功耗模式
- 8.1.17 外設幀 0，1，2，3 (PFn)
- 8.1.18 通用輸入/輸出 (GPIO) 復用器
- 8.1.19 32 位 CPU 計時器 (0，1，2)
- 8.1.20 控制外設
- 8.1.21 串行端口外設
- 8.2
外設
- 8.2.1 DMA 概述
- 8.2.2 32 位 CPU 計時器 0，CPU 計時器 1，CPU 計時器 2
- 8.2.3 增強型 PWM 模塊
- 8.2.4 高分辨率 PWM (HRPWM)
- 8.2.5 增強型 CAP 模塊
- 8.2.6 增強型 QEP 模塊
- 8.2.7 模數轉換器 (ADC) 模塊
- 8.2.8 多通道緩沖串行端口 (McBSP) 模塊
- 8.2.9 增強型控制器局域網 (eCAN) 模塊（eCAN-A 和 eCAN-B）
- 8.2.10 串行通信接口 (SCI) 模塊 (SCI-A，SCI-B，SCI-C)
- 8.2.11 串行外設接口 (SPI) 模塊（SPI-A）
- 8.2.12 內部集成電路 (I2C)
- 8.2.13 GPIO MUX
- 8.2.14 外部接口 (XINTF)
- 8.3 內存映射
- 8.4 寄存器映射
- 8.5 中斷
- 8.6 系統控制
- 8.7 低功率模式塊
- 8.1
簡要說明
- 9 應用、實現和布局
- 10器件和文檔支持
- 11機械、封裝和可訂購信息
封裝選項
請參考 PDF 數據表獲取器件具體的封裝圖。
機械數據 (封裝 | 引腳)
- PTP|176
散熱焊盤機械數據 (封裝 | 引腳)
- PTP|176
訂購信息
8.2.2 32 位 CPU 計時器 0，CPU 計時器 1，CPU 計時器 2
在 器件上有 3 個 32 位 CPU 計時器 (CPU 計時器 0，CPU 計時器 1，CPU 計時器 2)。
CPU 計時器 2 為 DSP/BIOS 或 SYS/BIOS 保留。可以在用戶應用程序中使用 CPU 計時器 0 和計時器 1。這些計時器與 ePWM 模塊中的計時器不同。
注：
如果應用不使用 DSP/BIOS 和 SYS/BIOS，那么 CPU 計時器 2 可用在應用中。
圖 8-2 CPU 計時器計時器中斷信號 (TINT0、TINT1、TINT2) 的連接如圖 8-3 所示。
A. 計時器寄存器連接到 28x 處理器的存儲器總線。
B. 計時器的時序與處理器時鐘的 SYSCLKOUT 同步。
圖 8-3 CPU 計時器中斷信號和輸出信號計時器的一般操作如下：32 位計數器寄存器“TIMH:TIM”會加載周期寄存器“PRDH:PRD”中的值。計數器寄存器按 C28 x 的 SYSCLKOUT 頻率遞減。當計數器到達 0 時，一個計時器中斷輸出信號生成一個中斷脈沖。表 8-3中列出的寄存器用于配置計時器。更多信息，請參閱 TMS320x2833x、TMS320x2823x 實時微控制器技術參考手冊 中的“系統控制和中斷”一章。
表 8-3 CPU 計時器 0，1，2 配置和控制寄存器
| 名稱 | 地址 | 大小 (x16) | 說明 |
|---|---|---|---|
| TIMER0TIM | 0x0C00 | 1 | CPU 計時器 0，計數器寄存器 |
| TIMER0TIMH | 0x0C01 | 1 | CPU 計時器 0，計數器寄存器高電平 |
| TIMER0PRD | 0x0C02 | 1 | CPU 計時器 0，周期寄存器 |
| TIMER0PRDH | 0x0C03 | 1 | CPU 計時器 0，周期寄存器高電平 |
| TIMER0TCR | 0x0C04 | 1 | CPU 計時器 0，控制寄存器 |
| 保留 | 0x0C05 | 1 | |
| TIMER0TPR | 0x0C06 | 1 | CPU 計時器 0，預分頻寄存器 |
| TIMER0TPRH | 0x0C07 | 1 | CPU 計時器 0，預分頻寄存器高電平 |
| TIMER1TIM | 0x0C08 | 1 | CPU 計時器 1，計數器寄存器 |
| TIMER1TIMH | 0x0C09 | 1 | CPU 計時器 1，計數器寄存器高電平 |
| TIMER1PRD | 0x0C0A | 1 | CPU 計時器 1，周期寄存器 |
| TIMER1PRDH | 0x0C0B | 1 | CPU 計時器 1，周期寄存器高電平 |
| TIMER1TCR | 0x0C0C | 1 | CPU 計時器 1，控制寄存器 |
| 保留 | 0x0C0D | 1 | |
| TIMER1TPR | 0x0C0E | 1 | CPU 計時器 1，預分頻寄存器 |
| TIMER1TPRH | 0x0C0F | 1 | CPU 計時器 1，預分頻寄存器高電平 |
| TIMER2TIM | 0x0C10 | 1 | CPU 計時器 2，計數器寄存器 |
| TIMER2TIMH | 0x0C11 | 1 | CPU 計時器 2，計數器寄存器高電平 |
| TIMER2PRD | 0x0C12 | 1 | CPU 計時器 2，周期寄存器 |
| TIMER2PRDH | 0x0C13 | 1 | CPU 計時器 2，周期寄存器高電平 |
| TIMER2TCR | 0x0C14 | 1 | CPU 計時器 2，控制寄存器 |
| 保留 | 0x0C15 | 1 | |
| TIMER2TPR | 0x0C16 | 1 | CPU 計時器 2，預分頻寄存器 |
| TIMER2TPRH | 0x0C17 | 1 | CPU 計時器 2，預分頻寄存器高電平 |
| 保留 | x0 C18-0x0 0C3F | 40 |