ZHCS889Q June 2007 – August 2022 TMS320F28232 , TMS320F28232-Q1 , TMS320F28234 , TMS320F28234-Q1 , TMS320F28235 , TMS320F28235-Q1 , TMS320F28332 , TMS320F28333 , TMS320F28334 , TMS320F28335 , TMS320F28335-Q1
PRODUCTION DATA
- 1 特性
- 2 應用
- 3 說明
- 4 修訂歷史記錄
- 5 器件比較
- 6 終端配置和功能
-
7 規(guī)格
- 7.1 絕對最大額定值
- 7.2 ESD 等級 - 汽車
- 7.3 ESD 等級 - 商用
- 7.4 建議運行條件
- 7.5 功耗摘要
- 7.6 電氣特性
- 7.7 熱阻特征
- 7.8 散熱設計注意事項
- 7.9
時序和開關特性
- 7.9.1 時序參數(shù)符號
- 7.9.2 電源時序
- 7.9.3 時鐘要求和特性
- 7.9.4
外設
- 7.9.4.1 通用輸入/輸出（GPIO）
- 7.9.4.2 增強型控制外設
- 7.9.4.3 外部中斷時序
- 7.9.4.4 I2C 電氣特性和時序
- 7.9.4.5 串行外設接口 (SPI) 模塊
- 7.9.4.6
多通道緩沖串行端口 (McBSP) 模塊
- 7.9.4.6.1 McBSP 傳輸和接收時序
- 7.9.4.6.2
McBSP 作為 SPI 主器件或從器件時序
- 7.9.4.6.2.1 McBSP 作為 SPI 主器件或從器件時的時序要求（CLKSTP=10b，CLKXP=0）
- 7.9.4.6.2.2 McBSP 作為 SPI 主控或者受控開關特性 (CLKSTP=10b，CLKXP=0)
- 7.9.4.6.2.3 McBSP 作為 SPI 主器件或從器件時的時序要求（CLKSTP=11b，CLKXP=0）
- 7.9.4.6.2.4 McBSP 作為 SPI 主控或者受控開關特性 (CLKSTP= 11b，CLKXP= 0)
- 7.9.4.6.2.5 McBSP 作為 SPI 主器件或從器件時的時序要求（CLKSTP= 10b，CLKXP= 1）
- 7.9.4.6.2.6 McBSP 作為 SPI 主控或者受控開關特性 (CLKSTP= 10b，CLKXP= 1)
- 7.9.4.6.2.7 McBSP 作為 SPI 主器件或從器件時的時序要求（CLKSTP= 11b，CLKXP= 1）
- 7.9.4.6.2.8 McBSP 作為 SPI 主器件或從器件開關特性（CLKSTP= 11b，CLKXP= 1）
- 7.9.5 無信號緩沖情況下 MCU 與 JTAG 調試探針的連接
- 7.9.6 外部接口 (XINTF) 時序
- 7.9.7 閃存定時
- 7.10 片載模數(shù)轉換器
- 7.11 F2833x 器件和 F2823x 器件之間的遷移
-
8 詳細說明
- 8.1
簡要說明
- 8.1.1 C28x CPU
- 8.1.2 內存總線（哈弗總線架構）
- 8.1.3 外設總線
- 8.1.4 實時 JTAG 和分析
- 8.1.5 外部接口(XINTF)
- 8.1.6 閃存
- 8.1.7 M0，M1 SARAM
- 8.1.8 L0, L1, L2, L3, L4, L5, L6, L7, H0, H1, H2, H3, H4, H5SARAM
- 8.1.9 引導 ROM
- 8.1.10 安全性
- 8.1.11 外設中斷擴展 (PIE) 塊
- 8.1.12 外部中斷 (XINT1-XINT7，XNMI)
- 8.1.13 振蕩器和鎖相環(huán) (PLL)
- 8.1.14 看門狗
- 8.1.15 外設時鐘
- 8.1.16 低功耗模式
- 8.1.17 外設幀 0，1，2，3 (PFn)
- 8.1.18 通用輸入/輸出 (GPIO) 復用器
- 8.1.19 32 位 CPU 計時器 (0，1，2)
- 8.1.20 控制外設
- 8.1.21 串行端口外設
- 8.2
外設
- 8.2.1 DMA 概述
- 8.2.2 32 位 CPU 計時器 0，CPU 計時器 1，CPU 計時器 2
- 8.2.3 增強型 PWM 模塊
- 8.2.4 高分辨率 PWM (HRPWM)
- 8.2.5 增強型 CAP 模塊
- 8.2.6 增強型 QEP 模塊
- 8.2.7 模數(shù)轉換器 (ADC) 模塊
- 8.2.8 多通道緩沖串行端口 (McBSP) 模塊
- 8.2.9 增強型控制器局域網 (eCAN) 模塊（eCAN-A 和 eCAN-B）
- 8.2.10 串行通信接口 (SCI) 模塊 (SCI-A，SCI-B，SCI-C)
- 8.2.11 串行外設接口 (SPI) 模塊（SPI-A）
- 8.2.12 內部集成電路 (I2C)
- 8.2.13 GPIO MUX
- 8.2.14 外部接口 (XINTF)
- 8.3 內存映射
- 8.4 寄存器映射
- 8.5 中斷
- 8.6 系統(tǒng)控制
- 8.7 低功率模式塊
- 8.1
簡要說明
- 9 應用、實現(xiàn)和布局
- 10器件和文檔支持
- 11機械、封裝和可訂購信息
封裝選項
請參考 PDF 數(shù)據表獲取器件具體的封裝圖。
機械數(shù)據 (封裝 | 引腳)
- PTP|176
散熱焊盤機械數(shù)據 (封裝 | 引腳)
- PTP|176
訂購信息
8.2.11 串行外設接口 (SPI) 模塊（SPI-A）
此器件包括四引腳串行外設接口 (SPI) 模塊。一個 SPI 模塊 (SPI-A) 可用。SPI 是一個高速同步串行 I/O 端口，此端口允許已經過長度編程（1 至 16 位）的串行位流以可編程的位傳輸速率移入和移出器件。通常，SPI 用于 MCU 控制器和外部外設或者其他處理器之間的通信。典型應用包含通過移位寄存器、顯示驅動器和 ADC 等器件進行外部 I/O或外設擴展。多器件通信由 SPI 的主/從操作支持。
SPI 模塊的功能包括：
- 四個外部引腳：
- SPISOMI：SPI 從器件輸出/主器件輸入引腳
- SPISIMO：SPI 從器件輸入/主器件輸出引腳
- SPISTE：SPI 從器件發(fā)送使能引腳
- SPICLK：SPI 串行時鐘引腳
注：
如果 SPI 模塊未使用，所有四個引腳可用作 GPIO。
- 兩個運行模式：主模式和從模式
波特率：125 個不同的可編程速率。
注：最大 I/O 引腳切換速度請見Topic Link Label7。
- 數(shù)據字長度：1 至 16 數(shù)據位
- 四種計時方案（由時鐘極性和時鐘相位的位控制）包含：
- 無相位延遲的下降沿：SPICLK 高電平有效。SPI 在 SPICLK 信號的下降沿上發(fā)送數(shù)據，在 SPICLK 信號的上升沿上接收數(shù)據。
- 有相位延遲的下降沿：SPICLK 高電平有效。SPI 在 SPICLK 信號下降沿提前半個周期發(fā)送數(shù)據，在 SPICLK 信號的下降沿上接收數(shù)據。
- 無相位延遲的上升沿：SPICLK 低電平無效。SPI 在 SPICLK 信號的上升沿上發(fā)送數(shù)據，在 SPICLK 信號的下降沿上接收數(shù)據。
- 有相位延遲的上升沿：SPICLK 低電平無效。SPI 在 SPICLK 信號上升沿的半個周期之前發(fā)送數(shù)據，而在 SPICLK 信號的上升沿上接收數(shù)據。
- 同時接收和發(fā)送操作（可在軟件中禁用發(fā)送功能）
- 發(fā)送器和接收器操作通過中斷驅動或輪詢算法完成。
- 9 個 SPI 模塊控制寄存器：位于始于地址 7040h 的控制寄存器幀中。注：
此模塊中的所有寄存器都是連接至外設幀 2 的 16 位寄存器。當訪問寄存器時，寄存器數(shù)據位于低字節(jié) (7–0)，高字節(jié) (15–8) 讀取為零。對高字節(jié)的寫入無效。
增強型特性：
- 16 級發(fā)送/接收 FIFO
- 經延遲的發(fā)射控制
通過表 8-15 中列出的寄存器來配置和控制 SPI 端口操作。
表 8-15 SPI-A 寄存器
| 名稱 | 地址 | 大小 (x 16) | 說明(1) |
|---|---|---|---|
| SPICCR | 0x7040 | 1 | SPI-A 配置控制寄存器 |
| SPICTL | 0x7041 | 1 | SPI-A 運行控制寄存器 |
| SPISTS | 0x7042 | 1 | SPI-A 狀態(tài)寄存器 |
| SPIBRR | 0x7044 | 1 | SPI-A 波特率寄存器 |
| SPIRXEMU | 0x7046 | 1 | SPI-A 接收仿真緩沖寄存器 |
| SPIRXBUF | 0x7047 | 1 | SPI-A 串行輸入緩沖寄存器 |
| SPITXBUF | 0x7048 | 1 | SPI-A 串行輸出緩沖寄存器 |
| SPIDAT | 0x7049 | 1 | SPI-A 串行數(shù)據寄存器 |
| SPIFFTX | 0x704A | 1 | SPI-A FIFO 發(fā)送寄存器 |
| SPIFFRX | 0x704B | 1 | SPI-A FIFO 接收寄存器 |
| SPIFFCT | 0x704C | 1 | SPI-A FIFO 控制寄存器 |
| SPIPRI | 0x704F | 1 | SPI-A 優(yōu)先級控制寄存器 |
(1) 此表中的寄存器映射到外設幀 2。此空間只允許 16 位訪問。32 位訪問會生成未定義的后果。
圖 8-16是一個處于受控模式下 SPI 的方框圖。
A. SPISTE被主器件驅動為用于從器件的低電平。
圖 8-16 SPI 模塊方框圖（從模式）