ZHCS889Q June 2007 – August 2022 TMS320F28232 , TMS320F28232-Q1 , TMS320F28234 , TMS320F28234-Q1 , TMS320F28235 , TMS320F28235-Q1 , TMS320F28332 , TMS320F28333 , TMS320F28334 , TMS320F28335 , TMS320F28335-Q1
PRODUCTION DATA
請參考 PDF 數(shù)據表獲取器件具體的封裝圖。
對于各種電源引腳的加電和斷電序列沒有特別要求，確保所有模塊具有正確的復位狀態(tài)。然而，如果 I/O 引腳的電平轉換輸出緩沖器中的 3.3V 晶體管在 1.9V/1.8V 晶體管之前上電，輸出緩沖器有可能打開，這會導致上電期間引腳上出現(xiàn)毛刺。為了避免這種情況，VDD（內核電壓）引腳應早于 VDDIO（輸入/輸出電壓）引腳或與之同時上電，確保 VDD 引腳在 VDDIO 引腳達到 0.7V 之前或與之同時達到 0.7V。
有一些對于XRS引腳的要求：
在器件上電之前，不應將 VDDIO 之上大于二極管壓降 (0.7V) 的電壓應用于任何數(shù)字引腳（對于模擬引腳，此值是高于 VDDA 0.7V 的電壓值）。此外，VDDIO 和 VDDA 之間的差距應保持在 0.3V 之內。應用于未加電器件的引腳上的電壓會以一種無意的方式偏置內部 p-n 接頭并產生無法預料的結果。