PLLATINUMSIM-SW — PLLatinum Sim Tool
PLLATINUMSIM-SW is a simulation tool that allows users to create detailed designs and simulations of our PLLatinum™ integrated circuits, which include the LMX series of phase-locked loops (PLLs) and synthesizers.
LMX8410L 是一款具有集成 LO 和 IF 放大器的高性能寬帶(射頻輸入為 4 至 10GHz)I/Q 解調(diào)器。在 IIP3 為 28dBm 而 NF 為 15dB(頻率均為 5GHz)的情況下,該器件可提供出色的動態(tài)范圍,適用于高性能 應(yīng)用中使用 DP83869。該器件可提供 2.7GHz 的大型復(fù)雜帶寬,適用于高數(shù)據(jù)速率 應(yīng)用。
LMX8410L 提供自動直流失調(diào)電壓校正算法,可將失調(diào)電壓降至 ±2mV 以下。使用 SPI 接口可以精確控制 I 和 Q 通道的增益和相位,從而實現(xiàn)高鏡像抑制。
LMX8410L 具有高度集成度,可提供高性能,同時還能節(jié)省布板空間并降低復(fù)雜性。它集成了寬帶射頻輸入平衡-非平衡變壓器,因此無需外部平衡-非平衡變壓器。它集成了高性能 PLL 和 VCO,因此無需外部 LO 和 LO 驅(qū)動器。該器件還集成了一個 IF 放大器和幾個低噪聲 LDO,進(jìn)一步簡化了電路板。
LMX8410L 集成了一個極低噪聲的合成器,PLL FOM 為 –236dBc/Hz,在 5GHz 載波條件下提供高達(dá) 56.5dBc 的 DSB 集成噪聲。LO 允許跨多個器件進(jìn)行相位同步。高性能合成器輸出可用于驅(qū)動另一級或數(shù)據(jù)轉(zhuǎn)換器。對于共享外部 LO 的 應(yīng)用 ,可以旁路掉集成的 LO。
| 類型 | 標(biāo)題 | 下載最新的英語版本 | 日期 | |||
|---|---|---|---|---|---|---|
| * | 數(shù)據(jù)表 | 帶集成式合成器的 LMX8410L 高性能混合器 數(shù)據(jù)表 (Rev. A) | PDF | HTML | 英語版 (Rev.A) | PDF | HTML | 2019年 1月 24日 |
| 應(yīng)用手冊 | Designing a High Performance 4-12GHz Direct Conversion Receiver with LMX8410L | 2019年 2月 18日 | ||||
| EVM 用戶指南 | LMX8410LEVM User's Guide (Rev. A) | 2018年 11月 27日 | ||||
| 技術(shù)文章 | Can a clock generator act as a jitter cleaner? | PDF | HTML | 2017年 3月 23日 | |||
| 技術(shù)文章 | Don’t let bad reference signals destroy the phase noise in your PLL/synthesizer | PDF | HTML | 2017年 1月 10日 | |||
| 技術(shù)文章 | A survival guide to scaling your PLL loop filter design | PDF | HTML | 2016年 11月 22日 | |||
| 技術(shù)文章 | What to do when your PLL does not lock | PDF | HTML | 2016年 7月 12日 | |||
| 技術(shù)文章 | Issues with jitter, phase noise, lock time or spurs? Check the loop-filter bandwid | PDF | HTML | 2016年 6月 6日 |
如需其他信息或資源,請點擊以下任一標(biāo)題進(jìn)入詳情頁面查看(如有)。
PLLATINUMSIM-SW is a simulation tool that allows users to create detailed designs and simulations of our PLLatinum™ integrated circuits, which include the LMX series of phase-locked loops (PLLs) and synthesizers.
| 封裝 | 引腳 | CAD 符號、封裝和 3D 模型 |
|---|---|---|
| VQFN (RGZ) | 48 | Ultra Librarian |
推薦產(chǎn)品可能包含與 TI 此產(chǎn)品相關(guān)的參數(shù)、評估模塊或參考設(shè)計。
Bug fixes