国产区精品一区三区不卡,午夜精品久久久久久久久,制服国产欧美亚洲日韩

ZHCSJ15C November 2018 – March 2025 ADC12DJ3200QML-SP

PRODUCTION DATA

封裝選項

請參考 PDF 數(shù)據(jù)表獲取器件具體的封裝圖。

機械數(shù)據(jù) (封裝 | 引腳)

NWE|196

散熱焊盤機械數(shù)據(jù) (封裝 | 引腳)

訂購信息

zhcsj15c_oa

5.10 開關特性

典型值條件為 T_A = 25°C，標稱電源電壓，默認滿量程電壓 (FS_RANGE_A = FS_RANGE_B = 0xA000)，單通道模式下應用至 INA± 的輸入信號，f_IN = 347 MHz，A_IN = –1dBFS，f_CLK = 最大額定時鐘頻率，濾波 1-V_PP 正弦波時鐘，JMODE = 1，以及后臺校準（除非另外指明）；最小值和最大值條件為建議運行條件 表中提供的標稱電源電壓和工作溫度范圍

參數(shù)		測試條件	子組⁽¹⁾	最小值	典型值	最大值	單位
器件（采樣）時鐘（CLK+、CLK-）
t_AD	從 CLK±上升沿（雙通道模式）或上升沿和下降沿（單通道模式）到采樣時刻的采樣（孔徑）延遲	TAD_COARSE = 0x00、TAD_FINE = 0x00 且 TAD_INV = 0			350		ps
t_AD(MAX)	最大 t_AD 調整可編程延遲，不包括時鐘反轉 (TAD_INV = 0)	粗調 (TAD_COARSE = 0xFF)			289		ps
t_AD(MAX)	最大 t_AD 調整可編程延遲，不包括時鐘反轉 (TAD_INV = 0)	精細調整 (TAD_FINE = 0xFF)			4.9		ps
t_AD(STEP)	t_AD 調整可編程延遲步長	粗調 (TAD_COARSE)			1.13		ps
t_AD(STEP)	t_AD 調整可編程延遲步長	微調 (TAD_FINE)			19		ps
t_AJ	孔徑抖動，rms	最小 t_AD 調整粗調設置（TAD_COARSE = 0x00、TAD_INV = 0）			56		fs
t_AJ	孔徑抖動，rms	最大 t_AD 調整粗調設置 (TAD_COARSE = 0xFF)，不包括 TAD_INV (TAD_INV = 0)			68⁽⁴⁾		fs
串行數(shù)據(jù)輸出（DA[7:0]+、DA[7:0]–、DB[7:0]+、DB[7:0]–）
f_SERDES	串行輸出比特率	最大輸出比特率	[9、10、11]	12.8			Gbps
f_SERDES	串行輸出比特率	最小輸出比特率			1		Gbps
UI	串行輸出單位間隔	最小輸出單位間隔	[9、10、11]			78.125	ps
UI	串行輸出單位間隔	最大輸出單位間隔			1000		ps
t_TLH	低電平到高電平轉換時間（差分）	20% 至 80%，PRBS-7 測試模式，12.8Gbps，SER_PE = 0x04			27		ps
t_THL	高電平到低電平轉換時間（差分）	20% 至 80%，PRBS-7 測試模式，12.8Gbps，SER_PE = 0x04			27		ps
DDJ	數(shù)據(jù)相關抖動峰峰值	PRBS-7 測試模式，12.8Gbps，SER_PE = 0x04，JMODE = 2			11.7		ps
RJ	隨機抖動，RMS	PRBS-7 測試模式，12.8Gbps，SER_PE = 0x04，JMODE = 2			0.8		ps
TJ	總抖動峰峰值，高斯部分根據(jù) BER = 1e-15 (Q = 7.94) 定義	PRBS-7 測試模式，12.8Gbps，SER_PE = 0x04，JMODE = 0、2			24		ps
		PRBS-7 測試模式，6.4Gbps，SER_PE = 0x04，JMODE = 1、3			20
		PRBS-7 測試模式，8Gbps，SER_PE = 0x04，JMODE = 4、5、6、7			31
		PRBS-7 測試模式，8Gbps，SER_PE = 0x04，JMODE = 9			32
		PRBS-7 測試模式，8Gbps，SER_PE = 0x04，JMODE = 10、11			35
		PRBS-7 測試模式，3.2Gbps，SER_PE = 0x04，JMODE = 12			24
		PRBS-7 測試模式，8Gbps，SER_PE = 0x04，JMODE = 13、14			35
		PRBS-7 測試模式，8Gbps，SER_PE = 0x04，JMODE = 15、16			31
ADC 內核延遲
t_ADC	從對參考樣本進行采樣的 CLK± 邊沿到對 SYSREF 轉換為高電平進行采樣的 CLK± 邊沿的確定性延遲時間⁽²⁾	JMODE = 0			-8.5		t_CLK 周期數(shù)
		JMODE = 1			-20.5
		JMODE = 2			-9
		JMODE = 3			-21
		JMODE = 4			-4.5
		JMODE = 5			-24.5
		JMODE = 6			-5
		JMODE = 7			-25
		JMODE = 9			60
		JMODE = 10			140
		JMODE = 11			136
		JMODE = 12			120
		JMODE = 13			232
		JMODE = 14			232
		JMODE = 15			446
		JMODE = 16			430
		JMODE = 17			-48.5
		JMODE = 18			-49
JESD204B 和串行器延遲
t_TX	從對 SYSREF 高電平進行采樣的 CLK± 上升沿到 JESD204B 串行輸出通道上對應 t_ADC 參考樣本的多幀的第一位的延遲時間⁽³⁾	JMODE = 0		72⁽⁵⁾		84⁽⁵⁾	t_CLK 周期數(shù)
		JMODE = 1		119⁽⁵⁾		132⁽⁵⁾
		JMODE = 2		72⁽⁵⁾		84⁽⁵⁾
		JMODE = 3		119⁽⁵⁾		132⁽⁵⁾
		JMODE = 4		67⁽⁵⁾		80⁽⁵⁾
		JMODE = 5		106⁽⁵⁾		119⁽⁵⁾
		JMODE = 6		67⁽⁵⁾		80⁽⁵⁾
		JMODE = 7		106⁽⁵⁾		119⁽⁵⁾
		JMODE = 9		106⁽⁵⁾		119⁽⁵⁾
		JMODE = 10		67⁽⁵⁾		80⁽⁵⁾
		JMODE = 11		106⁽⁵⁾		119⁽⁵⁾
		JMODE = 12		213⁽⁵⁾		225⁽⁵⁾
		JMODE = 13		67⁽⁵⁾		80⁽⁵⁾
		JMODE = 14		106⁽⁵⁾		119⁽⁵⁾
		JMODE = 15		67⁽⁵⁾		80⁽⁵⁾
		JMODE = 16		106⁽⁵⁾		119⁽⁵⁾
		JMODE = 17		195⁽⁵⁾		208⁽⁵⁾
		JMODE = 18		195⁽⁵⁾		208⁽⁵⁾
串行編程接口 (SDO)
t_(OZD)	在讀取操作期間從第 16 個 SCLK 周期的下降沿到 SDO 從三態(tài)轉換至數(shù)據(jù)生效的延遲時間			1⁽⁵⁾			ns
t_(ODZ)	從 SCS 上升沿到 SDO 從數(shù)據(jù)生效轉換至三態(tài)的延遲時間					10⁽⁵⁾	ns
t_(OD)	在讀操作期間從 SCLK 的下降沿到 SDO 生效的延遲時間		[4、5、6]	1		10	ns

(1) 有關子組定義，請參閱表 5-1。

(2) t_ADC 是精確的、未四舍五入的確定性延遲時間。如果在 SYSREF 高電平采集點之后對參考樣本進行采樣，則延遲時間可能為負，在這種情況下，總延遲小于 t_TX 給出的延遲。

(3) 為 t_TX 指定的值包括確定性延遲時間和非確定性延遲時間。該延遲會隨工藝、溫度和電壓而變化。在子類 1 模式下運行時，JESD204B 會考慮這些變化，從而實現(xiàn)確定性延遲。必須選擇適當?shù)慕邮掌?RBD 值，使彈性緩沖器釋放點不會出現(xiàn)在本地多幀時鐘 (LMFC) 周期的無效區(qū)域內。

(4) t_AJ 會因為內部時鐘路徑上的額外衰減而增加。

(5) 此參數(shù)根據(jù)設計指定，而未經生產測試