ZHCSJ15C November 2018 – March 2025 ADC12DJ3200QML-SP
PRODUCTION DATA
請參考 PDF 數(shù)據(jù)表獲取器件具體的封裝圖。
ADC12DJ3200QML-SP 是一款射頻采樣千兆采樣模數(shù)轉(zhuǎn)換器 (ADC)，可對從直流到 10GHz 以上的輸入頻率進(jìn)行直接采樣。在雙通道模式下，ADC12DJ3200QML-SP 的采樣率高達(dá) 3200MSPS，在單通道模式下的采樣率高達(dá) 6400MSPS。通道數(shù)（雙通道模式）和奎斯特帶寬（單通道模式）的可編程交換功能可用于開發(fā)靈活的硬件，以滿足高通道數(shù)或?qū)捤矔r信號帶寬應(yīng)用的需求。7GHz 的全功率輸入帶寬 (–3dB)，可用頻率在雙通道和單通道模式下均超過 –3dB，可對頻率捷變系統(tǒng)的 L、S、C 和 X 帶進(jìn)行直接射頻采樣。
ADC12DJ3200QML-SP 使用具有多達(dá) 16 個串行通道的高速 JESD204B 輸出接口。串行輸出通道最高支持 12.8Gbps，并且可進(jìn)行配置，對位速率和通道數(shù)進(jìn)行權(quán)衡。JESD204B 塊支持子類 1 方法，可使用 SYSREF 實現(xiàn)確定性延遲和多器件同步。無噪聲孔徑延遲 (tAD) 調(diào)整和 SYSREF 窗口等大量創(chuàng)新的同步特性可簡化多通道系統(tǒng)的系統(tǒng)設(shè)計。孔徑延遲調(diào)整可用于簡化 SYSREF 采集，在多個 ADC 之間對齊采樣實例或?qū)η岸烁櫤捅３?(T&H) 放大器輸出的理想位置進(jìn)行采樣。SYSREF 窗口化提供了一種簡單的方法，可測量 SYSREF 相對于器件時鐘的無效時序區(qū)域，然后選擇理想采樣位置。雙邊沿采樣 (DES) 在單通道模式下實現(xiàn)，可降低應(yīng)用于 ADC 的最大時鐘速率，從而支持各種時鐘源，并放寬 SYSREF 采集的建立和保持時序。
可選數(shù)字下變頻器 (DDC) 采用雙通道模式。DDC 塊提供一系列抽取設(shè)置,使器件能夠在超寬帶、寬帶和較窄帶接收系統(tǒng)中工作。抽取可減少將數(shù)據(jù)傳輸?shù)竭壿嬈骷璧慕涌谒俾驶蛲ǖ罃?shù)。此外，對于多頻帶接收應(yīng)用或為了支持冗余邏輯器件，可以將來自單個 ADC 通道（在雙通道模式下）的數(shù)據(jù)發(fā)送到單獨的 DDC 塊。
ADC12DJ3200QML-SP 針對增益、偏移電壓和靜態(tài)線性誤差提供了前臺和后臺校準(zhǔn)選項。前臺校準(zhǔn)在系統(tǒng)啟動時運行，或在 ADC 離線且不向邏輯器件發(fā)送數(shù)據(jù)的指定時間運行。后臺校準(zhǔn)允許 ADC 在后臺校準(zhǔn)內(nèi)核的同時持續(xù)運行，因此系統(tǒng)不會出現(xiàn)停機(jī)情況。校準(zhǔn)例程還用于匹配子 ADC 內(nèi)核之間的增益和偏移，以更大限度地減少時間交錯產(chǎn)生的雜散偽影。
ADC12DJ3200QML-SP 具有 120MeV-cm2/mg 的單粒子閂鎖容差和 300krad (Si) 的總電離劑量，適用于輻射敏感型應(yīng)用。串行編程接口和編程寄存器可防止輻射翻轉(zhuǎn)，而其他關(guān)鍵電路則由警報監(jiān)控，以便快速檢測翻轉(zhuǎn)。