免费现黄频在线观看国产,中文激情在线一区二区,一本色道久久综合亚州精品蜜桃

ZHCSJ15C November 2018 – March 2025 ADC12DJ3200QML-SP

PRODUCTION DATA

封裝選項

請參考 PDF 數(shù)據(jù)表獲取器件具體的封裝圖。

機(jī)械數(shù)據(jù) (封裝 | 引腳)

NWE|196

散熱焊盤機(jī)械數(shù)據(jù) (封裝 | 引腳)

訂購信息

zhcsj15c_oa

5.5 電氣特性：直流規(guī)格

T_A = 25°C，VA19 = 1.9V，VA11 = 1.1V，VD11 = 1.1V，默認(rèn)滿量程電壓 (FS_RANGE_A = FS_RANGE_B = 0xA000)，單通道模式下應(yīng)用至 INA± 的輸入信號，f_IN = 347 MHz，A_IN = –1dBFS，f_CLK = 最大額定時鐘頻率，濾波 1-V_PP 正弦波時鐘，JMODE = 1，以及后臺校準(zhǔn)（除非另外指明）；最小值和最大值在建議運行條件 表中提供的標(biāo)稱電源電壓和工作溫度范圍內(nèi)

參數(shù)		測試條件	子組⁽¹⁾	最小值	典型值	最大值	單位
直流精度
	分辨率	無代碼丟失時的分辨率			12		位
DNL	微分非線性	距離理想步長的最大正偏移			0.4		LSB
DNL	微分非線性	距離理想步長的最大負(fù)偏移			-0.3		LSB
INL	積分非線性	距離理想傳遞函數(shù)的最大正偏移			3		LSB
INL	積分非線性	距離理想傳遞函數(shù)的最大負(fù)偏移			-2		LSB
模擬輸入（INA+、INA–、INB+、INB–）
V_OFF	偏移誤差	CAL_OS = 0			±2.0		mV
V_OFF	偏移誤差	CAL_OS = 1			±0.5		mV
V_{OFF_ADJ}	輸入失調(diào)電壓調(diào)節(jié)范圍	可用的偏移校正范圍（請參閱 CAL_CFG0 寄存器或 OADJ_A_FG0_VINA 寄存器中的 CAL_OS 位）			±55		mV
V_{OFF_DRIFT}	偏移漂移	僅限標(biāo)稱溫度下的前臺校準(zhǔn)			23		μV/°C
V_{OFF_DRIFT}	偏移漂移	每個溫度下的前臺校準(zhǔn)			0		μV/°C
V_{IN_FSR}	模擬差分輸入滿量程	默認(rèn)滿量程電壓 (FS_RANGE_A = FS_RANGE_B = 0xA000)	[1、2、3]	750	810	850	mV_PP
		最大滿量程電壓 (FS_RANGE_A = FS_RANGE_B = 0xFFFF)			1050
		最小滿量程電壓 (FS_RANGE_A = FS_RANGE_B = 0x2000)			490
V_{IN_FSR_DRIFT}	模擬差分輸入滿量程范圍漂移	默認(rèn) FS_RANGE_A 和 FS_RANGE_B 設(shè)置，僅在標(biāo)稱溫度下進(jìn)行前臺校準(zhǔn)，由 50Ω 源驅(qū)動的輸入，包括 R_IN 漂移的影響			-0.01		%/°C
V_{IN_FSR_DRIFT}	模擬差分輸入滿量程范圍漂移	默認(rèn) FS_RANGE_A and FS_RANGE_B 設(shè)置，每個溫度下的前臺校準(zhǔn)，由 50Ω 源驅(qū)動的輸入，包括 R_IN 漂移的影響			-0.022		%/°C
V_{IN_FSR_MATCH}	模擬差分輸入滿量程范圍匹配	INA± 和 INB± 之間的匹配，默認(rèn)設(shè)置，雙通道模式			1%
R_IN	AGND 單端輸入電阻	每個輸入引腳端接至 AGND，在 T_A = 25°C 時測量	[1]	48	50	52	Ω
R_{IN_TEMPCO}	輸入終端線性溫度系數(shù)				14.7		mΩ/°C
C_IN	單端輸入電容	在 DC 時為單通道模式			0.4		pF
C_IN	單端輸入電容	在 DC 時為雙通道模式			0.4		pF
溫度二極管特性 (TDIODE+、TDIODE-)
ΔV_BE	溫度二極管電壓斜率	100 μA 的強(qiáng)制正向電流；失調(diào)電壓（在 0°C 下約為 0.792V）隨工藝變化，必須針對每個器件進(jìn)行測量；在器件未上電或 PD 引腳置位的情況下執(zhí)行失調(diào)電壓測量，可更大限度地減少器件自發(fā)熱；只有在進(jìn)行偏移測量時，才需要將 PD 引腳置為有效達(dá)足夠長的時間			-1.6		mV/°C
帶隙電壓輸出 (BG)
V_BG	基準(zhǔn)輸出電壓	I_L ≤ 100μA			1.1		V
V_{BG_DRIFT}	基準(zhǔn)輸出溫度漂移	I_L ≤ 100μA			-102		μV/°C
時鐘輸入（CLK+、CLK–、SYSREF+、SYSREF–、TMSTP+、TMSTP–）
Z_T	內(nèi)部端接	DEVCLK_LVPECL_EN = 0、SYSREF_LVPECL_EN = 0 且 TMSTP_LVPECL_EN = 0 時的差分終端			100		Ω
Z_T	內(nèi)部端接	在 DEVCLK_LVPECL_EN = 0、SYSREF_LVPECL_EN = 0、TMSTP_LVPECL_EN = 0 時單端終端至 GND （每引腳）			50		Ω
V_CM	輸入共模電壓自偏置	交流耦合時 CLK± 的自偏置共模電壓（DEVCLK_LVPECL_EN 必須設(shè)置為 0)			0.3		V
		在交流耦合時（SYSREF_LVPECL_EN 必須設(shè)置為 0）且接收器啟用 (SYSREF_RECV_EN = 1) 時，SYSREF± 的自偏置共模電壓			0.3
		在交流耦合（SYSREF_LVPECL_EN 必須設(shè)置為 0）且接收器被禁用 (SYSREF_RECV_EN = 0) 時，SYSREF± 的自偏置共模電壓			VA11
C_{L_DIFF}	差分輸入電容	正負(fù)差分輸入引腳之間			0.1		pF
C_{L_SE}	單端輸入電容	每個輸入端接地			0.5		pF
串行器/解串器輸出（DA[7:0]+、DA[7:0]–、DB[7:0]+、DB[7:0]–）
V_OD	差分輸出電壓，峰峰值	100-Ω 負(fù)載	[1、2、3]	550	600	650	mV_PP-DIFF
V_CM	輸出共模電壓	交流耦合			VD11 / 2		V
Z_DIFF	差分輸出阻抗				100		Ω
CMOS 接口（SCLK、SDI、SDO、SCS、PD、NCOA0、NCOA1、NCOB0、NCOB1、CALSTAT、CALTRIG、ORA0、ORA1、ORB0、ORB1、SYNCSE）
I_IH	高電平輸入電流		[1、2、3]			40	μA
I_IL	低電平輸入電流		[1、2、3]	-40			μA
C_I	輸入電容				2		pF
V_OH	高電平輸出電壓	I_LOAD = -400μA	[1、2、3]	1.65			V
V_OL	低電平輸出電壓	I_LOAD = 400μA	[1、2、3]			150	mV

(1) 有關(guān)子組定義，請參閱表 5-1。