ZHCSJ15C November 2018 – March 2025 ADC12DJ3200QML-SP
PRODUCTION DATA
請參考 PDF 數(shù)據(jù)表獲取器件具體的封裝圖。
ADC12DJ3200QML-SP 時鐘輸入必須與器件交流耦合,以提供額定性能。時鐘源必須具有極低的抖動(集成相位噪聲)才能實現(xiàn)額定性能。推薦的時鐘合成器包括 LMX2615-SP。
JESD204B 數(shù)據(jù)轉(zhuǎn)換器系統(tǒng) (ADC + FPGA) 需要額外的 SYSREF 和器件時鐘。LMK04832 器件是生成這些時鐘的理想選擇。根據(jù) ADC 時鐘頻率和抖動要求,此器件也可用作系統(tǒng)時鐘合成器或器件時鐘和 SYSREF 分配器件(在系統(tǒng)中使用了多個 ADC12DJ3200QML-SP 器件時)。