ZHCSJ15C November 2018 – March 2025 ADC12DJ3200QML-SP
PRODUCTION DATA
請(qǐng)參考 PDF 數(shù)據(jù)表獲取器件具體的封裝圖。
ADC12DJ3200QML-SP 使用 JESD204B 高速串行接口,可在數(shù)據(jù)轉(zhuǎn)換器中將數(shù)據(jù)從 ADC 傳輸?shù)浇邮者壿嬈骷?。ADC12DJ3200QML-SP 串行通道能夠以高達(dá) 12.8 Gbps 的速率運(yùn)行,略高于 JESD204B 最大通道速率。最多可使用 16 個(gè)通道,從而降低與速度受限邏輯器件連接時(shí)的通道速率。圖 1-1 顯示了 JESD204B 接口協(xié)議的簡(jiǎn)化框圖。
圖 6-19 簡(jiǎn)化的 JESD204B 接口圖JESD204B 接口中使用的各種信號(hào)和相關(guān) ADC12DJ3200QML-SP 引腳名稱在表 6-15 中進(jìn)行了簡(jiǎn)要總結(jié)以供參考。
| 信號(hào)名稱 | ADC12DJ3200QML-SP 引腳名稱 | 說(shuō)明 |
|---|---|---|
| 數(shù)據(jù) | DA0+...DA7+、DA0–...DA7–、DB0+...DB7+、DB0–...DB7– | 8b、10b 編碼后的高速串行化數(shù)據(jù) |
| SYNC | SYNCSE、TMSTP+、TMSTP– | 鏈路初始化信號(hào)(握手),切換為低電平以啟動(dòng)代碼組同步 (CGS) 過(guò)程 |
| 器件時(shí)鐘 | CLK+、CLK- | ADC 采樣時(shí)鐘,也用于為數(shù)字邏輯和輸出串行器計(jì)時(shí)。 |
| SYSREF | SYSREF+、SYSREF– | 用于確定性復(fù)位每個(gè) JESD204B 器件中的內(nèi)部本地多幀計(jì)數(shù)器的系統(tǒng)定時(shí)基準(zhǔn) |