ZHCSJ15C November 2018 – March 2025 ADC12DJ3200QML-SP
PRODUCTION DATA
ADC12DJ3200QML-SP 可用作雙通道 ADC,其中采樣率等于在 CLK+ 和 CLK– 引腳提供的時鐘頻率 (fS = fCLK)。AIN± 和 BIN± 這兩個輸入在此模式下作為每個通道的相應輸入。只需將 JMODE 設置為所需配置的適當設置即可選擇此模式,如表 6-18 中所述。可以通過設置 DUAL_INPUT 來交換模擬輸入(請參閱輸入多路復用器控制寄存器)