ZHCSJ15C November 2018 – March 2025 ADC12DJ3200QML-SP
PRODUCTION DATA
請參考 PDF 數(shù)據(jù)表獲取器件具體的封裝圖。
本節(jié)討論了節(jié) 7.2.1中所述應用的元件選擇和 ADC12DJ3200QML-SP 配置。表 7-3 中給出了寬帶射頻采樣接收器的元件以及進行選擇的原因。
| 元件 | 選擇 | 原因 |
|---|---|---|
| ADC | 德州儀器 (TI) 的 ADC12DJ3200QML-SP | 采樣率要求 (6.4GSPS) 和高輸入頻率使得 ADC12DJ3200QML-SP 成為必然選擇。 |
| 采樣時鐘生成 | 德州儀器 (TI) 的 LMX2615-SP | 由于低抖動 (45fs) 和高輸出擺幅，LMX2615-SP 會生成高性能采樣時鐘。SYSREF 特性可簡化多器件同步。 |
| 時鐘分配 | 德州儀器 (TI) 的 LMK04832 | 支持 7 個 JESD204 ADC、DAC 或邏輯器件（FPGA 或 ASIC）和多種工作模式，例如單 PLL 模式、雙 PLL 模式或時鐘分配模式。 |
| 變壓器/平衡-非平衡變壓器 | Marki Microwave 的 BAL-0208SMG(1) | 小巧、寬頻率范圍，并具有所需頻帶內(nèi)的良好性能。 |
表 7-4 中提供了 ADC12DJ3200QML-SP 配置和關(guān)鍵參數(shù)。在適用的情況下，還提供了各種參數(shù)的計算結(jié)果或來源。
| 參數(shù) | 計算 | 設(shè)置或值 | 單位 |
|---|---|---|---|
| JMODE | — | 1 | — |
| DDC 模式 | 在 JMODE 選擇中 | 不適用（僅限雙通道模式） | — |
| ADC 通道 | 在 JMODE 選擇中 | 1 | — |
| 使用了模擬輸入 | INA± 在單通道模式下可提供最佳性能 | INA± | — |
| 串行器/解串器通道總數(shù) | 在 JMODE 選擇中 | 16 | 通道數(shù) |
| R (fBIT / fCLK) | 在 JMODE 選擇中 | 2 | Gbps / GHz |
| 串行器/解串器線路速率 | fLINERATE = fCLK * R | 6.4 | Gbps |
| 鏈路 | 在 JMODE 選擇中 | 2 | 鏈路 |
| L（每個鏈路） | 在 JMODE 選擇中 | 8 | 通道/鏈路 |
| m（每個鏈路） | 在 JMODE 選擇中 | 8 | 轉(zhuǎn)換器/鏈路 |
| F | 在 JMODE 選擇中 | 8 | 幀/通道 |
| S | 在 JMODE 選擇中 | 5 | 樣本/幀 |
| K | ceil(17/F) ≤ K ≤ min(32, floor(1024/F)) | 8（允許其他） | 幀/多幀 |
| CLK± 頻率 | fCLK = fS / 2（適用于單通道模式） | 3.2 | GHz |
| SYSREF 頻率 | fSYSREF = fLINERATE / (10 * F * K * n) | 10 / n | MHz |
| 總時鐘抖動 | τT = sqrt( τCLK2 + τAJ2 ) | 83 | fs |