ZHCSJ15C November 2018 – March 2025 ADC12DJ3200QML-SP
PRODUCTION DATA
- 1
- 1 特性
- 2 應(yīng)用
- 3 說(shuō)明
- 4 引腳配置和功能
- 5 規(guī)格
-
6 詳細(xì)說(shuō)明
- 6.1 概述
- 6.2 功能方框圖
- 6.3 特性說(shuō)明
- 6.4 器件功能模式
- 6.5 編程
- 6.6 寄存器映射
- 7 應(yīng)用信息免責(zé)聲明
- 8 器件和文檔支持
- 9 修訂歷史記錄
- 10機(jī)械、封裝和可訂購(gòu)信息
封裝選項(xiàng)
請(qǐng)參考 PDF 數(shù)據(jù)表獲取器件具體的封裝圖。
機(jī)械數(shù)據(jù) (封裝 | 引腳)
- NWE|196
散熱焊盤機(jī)械數(shù)據(jù) (封裝 | 引腳)
訂購(gòu)信息
4 引腳配置和功能
圖 4-1 ZMX (CGLA) 和 NWE (CCGA) 封裝196 焊盤倒裝芯片陶瓷 LGA（頂視圖）
表 4-1 引腳功能
| 引腳 | 類型 | 說(shuō)明 | |
|---|---|---|---|
| 名稱 | 編號(hào) | ||
| AGND(1) | A1、A3、A6、B1、B3、B4、B6、B6、C6、C7、D4、D5、D6、D7、E4、E5、E6、E7、F1、F4、F5、F6、F7、G2、G4、G5、G6、G7、H2、H4、H5、H6、H7、J1、J4、J5、J6、J7、K4、K5、K6、K7、L4、L5、L6、L7、M6、M7、N1、N3、N4、N5、N6、P1、P3、P6 | — | 模擬電源接地。AGND 和 DGND 應(yīng)直接連接到電路板上。 |
| BG | A2 | O | 帶隙電壓輸出。此引腳能夠拉取 100μA，并可驅(qū)動(dòng)高達(dá) 80pF 的負(fù)載。有關(guān)更多詳細(xì)信息，請(qǐng)參閱模擬基準(zhǔn)電壓 部分。該引腳可以在不使用時(shí)保持?jǐn)嚅_。 |
| CALSTAT | B9 | O | 前臺(tái)校準(zhǔn)狀態(tài)輸出或器件警報(bào)輸出。功能通過(guò) CAL_STATUS_SEL 進(jìn)行編程。該引腳可以在不使用時(shí)保持?jǐn)嚅_。 |
| CALTRIG | A9 | I | 前臺(tái)校準(zhǔn)觸發(fā)器輸入。只有在 CAL_TRIG_EN 中選擇硬件校準(zhǔn)觸發(fā)時(shí)才使用此引腳，否則將使用 CAL_SOFT_TRIG 執(zhí)行軟件觸發(fā)。該引腳可以在不使用時(shí)連接到 GND。 |
| CLK+ | G1 | I | 器件（采樣）時(shí)鐘正輸入。時(shí)鐘信號(hào)必須與該輸入交流耦合。在單通道模式下，在上升沿和下降沿對(duì)模擬輸入信號(hào)進(jìn)行采樣。在雙通道模式下，在上升沿對(duì)模擬信號(hào)進(jìn)行采樣。該差分輸入具有內(nèi)部 100Ω 差分終端，并且自偏置為理想輸入共模電壓。 |
| CLK– | H1 | I | 器件（采樣）時(shí)鐘負(fù)輸入。必須為 AC 耦合。 |
| DA0+ | E14 | O | 用于通道 A、通道 0 的高速串行化數(shù)據(jù)輸出，正連接。該差分輸出必須采用交流耦合，并且必須始終在接收器上使用 100Ω 差分終端進(jìn)行端接。該引腳可以在不使用時(shí)保持?jǐn)嚅_，或使用 0Ω 至 1MΩ 電阻器將其連接至介于 GND (0V) 和 VD11 (1.1V) 之間的任何電壓電平。 |
| DA0– | F14 | O | 用于通道 A、通道 0 的高速串行化數(shù)據(jù)輸出，負(fù)連接。該引腳可以在不使用時(shí)保持?jǐn)嚅_，或使用 0Ω 至 1MΩ 電阻器將其連接至介于 GND (0V) 和 VD11 (1.1V) 之間的任何電壓電平。 |
| DA1+ | C14 | O | 用于通道 A、通道 1 的高速串行化數(shù)據(jù)輸出，正連接。該差分輸出必須采用交流耦合，并且必須始終在接收器上使用 100Ω 差分終端進(jìn)行端接。該引腳可以在不使用時(shí)保持?jǐn)嚅_，或使用 0Ω 至 1MΩ 電阻器將其連接至介于 GND (0V) 和 VD11 (1.1V) 之間的任何電壓電平。 |
| DA1– | D14 | O | 用于通道 A、通道 1 的高速串行化數(shù)據(jù)輸出，負(fù)連接。該引腳可以在不使用時(shí)保持?jǐn)嚅_，或使用 0Ω 至 1MΩ 電阻器將其連接至介于 GND (0V) 和 VD11 (1.1V) 之間的任何電壓電平。 |
| DA2+ | A12 | O | 用于通道 A、通道 2 的高速串行化數(shù)據(jù)輸出，正連接。該差分輸出必須采用交流耦合，并且必須始終在接收器上使用 100Ω 差分終端進(jìn)行端接。該引腳可以在不使用時(shí)保持?jǐn)嚅_，或使用 0Ω 至 1MΩ 電阻器將其連接至介于 GND (0V) 和 VD11 (1.1V) 之間的任何電壓電平。 |
| DA2– | A13 | O | 用于通道 A、通道 2 的高速串行化數(shù)據(jù)輸出，負(fù)連接。該引腳可以在不使用時(shí)保持?jǐn)嚅_，或使用 0Ω 至 1MΩ 電阻器將其連接至介于 GND (0V) 和 VD11 (1.1V) 之間的任何電壓電平。 |
| DA3+ | A10 | O | 用于通道 A、通道 3 的高速串行化數(shù)據(jù)輸出，正連接。該差分輸出必須采用交流耦合，并且必須始終在接收器上使用 100Ω 差分終端進(jìn)行端接。該引腳可以在不使用時(shí)保持?jǐn)嚅_，或使用 0Ω 至 1MΩ 電阻器將其連接至介于 GND (0V) 和 VD11 (1.1V) 之間的任何電壓電平。 |
| DA3– | A11 | O | 用于通道 A、通道 3 的高速串行化數(shù)據(jù)輸出，負(fù)連接。該引腳可以在不使用時(shí)保持?jǐn)嚅_，或使用 0Ω 至 1MΩ 電阻器將其連接至介于 GND (0V) 和 VD11 (1.1V) 之間的任何電壓電平。 |
| DA4+ | E13 | O | 用于通道 A、通道 4 的高速串行化數(shù)據(jù)輸出，正連接。該差分輸出必須采用交流耦合，并且必須始終在接收器上使用 100Ω 差分終端進(jìn)行端接。該引腳可以在不使用時(shí)保持?jǐn)嚅_，或使用 0Ω 至 1MΩ 電阻器將其連接至介于 GND (0V) 和 VD11 (1.1V) 之間的任何電壓電平。 |
| DA4– | F13 | O | 用于通道 A、通道 4 的高速串行化數(shù)據(jù)輸出，負(fù)連接。該引腳可以在不使用時(shí)保持?jǐn)嚅_，或使用 0Ω 至 1MΩ 電阻器將其連接至介于 GND (0V) 和 VD11 (1.1V) 之間的任何電壓電平。 |
| DA5+ | C13 | O | 用于通道 A、通道 5 的高速串行化數(shù)據(jù)輸出，正連接。該差分輸出必須采用交流耦合，并且必須始終在接收器上使用 100Ω 差分終端進(jìn)行端接。該引腳可以在不使用時(shí)保持?jǐn)嚅_，或使用 0Ω 至 1MΩ 電阻器將其連接至介于 GND (0V) 和 VD11 (1.1V) 之間的任何電壓電平。 |
| DA5– | D13 | O | 用于通道 A、通道 5 的高速串行化數(shù)據(jù)輸出，負(fù)連接。該引腳可以在不使用時(shí)保持?jǐn)嚅_，或使用 0Ω 至 1MΩ 電阻器將其連接至介于 GND (0V) 和 VD11 (1.1V) 之間的任何電壓電平。 |
| DA6+ | B12 | O | 用于通道 A、通道 6 的高速串行化數(shù)據(jù)輸出，正連接。該差分輸出必須采用交流耦合，并且必須始終在接收器上使用 100Ω 差分終端進(jìn)行端接。該引腳可以在不使用時(shí)保持?jǐn)嚅_，或使用 0Ω 至 1MΩ 電阻器將其連接至介于 GND (0V) 和 VD11 (1.1V) 之間的任何電壓電平。 |
| DA6– | B13 | O | 用于通道 A、通道 6 的高速串行化數(shù)據(jù)輸出，負(fù)連接。該引腳可以在不使用時(shí)保持?jǐn)嚅_，或使用 0Ω 至 1MΩ 電阻器將其連接至介于 GND (0V) 和 VD11 (1.1V) 之間的任何電壓電平。 |
| DA7+ | B10 | O | 用于通道 A、通道 7 的高速串行化數(shù)據(jù)輸出，正連接。該差分輸出必須采用交流耦合，并且必須始終在接收器上使用 100Ω 差分終端進(jìn)行端接。該引腳可以在不使用時(shí)保持?jǐn)嚅_，或使用 0Ω 至 1MΩ 電阻器將其連接至介于 GND (0V) 和 VD11 (1.1V) 之間的任何電壓電平。 |
| DA7– | B11 | O | 用于通道 A、通道 7 的高速串行化數(shù)據(jù)輸出，負(fù)連接。該引腳可以在不使用時(shí)保持?jǐn)嚅_，或使用 0Ω 至 1MΩ 電阻器將其連接至介于 GND (0V) 和 VD11 (1.1V) 之間的任何電壓電平。 |
| DB0+ | K14 | O | 用于通道 B、通道 0 的高速串行化數(shù)據(jù)輸出，正連接。該差分輸出必須采用交流耦合，并且必須始終在接收器上使用 100Ω 差分終端進(jìn)行端接。該引腳可以在不使用時(shí)保持?jǐn)嚅_，或使用 0Ω 至 1MΩ 電阻器將其連接至介于 GND (0V) 和 VD11 (1.1V) 之間的任何電壓電平。 |
| DB0– | J14 | O | 用于通道 B、通道 0 的高速串行化數(shù)據(jù)輸出，負(fù)連接。該引腳可以在不使用時(shí)保持?jǐn)嚅_，或使用 0Ω 至 1MΩ 電阻器將其連接至介于 GND (0V) 和 VD11 (1.1V) 之間的任何電壓電平。 |
| DB1+ | M14 | O | 用于通道 B、通道 1 的高速串行化數(shù)據(jù)輸出，正連接。該差分輸出必須采用交流耦合，并且必須始終在接收器上使用 100Ω 差分終端進(jìn)行端接。該引腳可以在不使用時(shí)保持?jǐn)嚅_，或使用 0Ω 至 1MΩ 電阻器將其連接至介于 GND (0V) 和 VD11 (1.1V) 之間的任何電壓電平。 |
| DB1– | L14 | O | 用于通道 B、通道 1 的高速串行化數(shù)據(jù)輸出，負(fù)連接。該引腳可以在不使用時(shí)保持?jǐn)嚅_，或使用 0Ω 至 1MΩ 電阻器將其連接至介于 GND (0V) 和 VD11 (1.1V) 之間的任何電壓電平。 |
| DB2+ | P12 | O | 用于通道 B、通道 2 的高速串行化數(shù)據(jù)輸出，正連接。該差分輸出必須采用交流耦合，并且必須始終在接收器上使用 100Ω 差分終端進(jìn)行端接。該引腳可以在不使用時(shí)保持?jǐn)嚅_，或使用 0Ω 至 1MΩ 電阻器將其連接至介于 GND (0V) 和 VD11 (1.1V) 之間的任何電壓電平。 |
| DB2– | P13 | O | 用于通道 B、通道 2 的高速串行化數(shù)據(jù)輸出，負(fù)連接。該引腳可以在不使用時(shí)保持?jǐn)嚅_，或使用 0Ω 至 1MΩ 電阻器將其連接至介于 GND (0V) 和 VD11 (1.1V) 之間的任何電壓電平。 |
| DB3+ | P10 | O | 用于通道 B、通道 3 的高速串行化數(shù)據(jù)輸出，正連接。該差分輸出必須采用交流耦合，并且必須始終在接收器上使用 100Ω 差分終端進(jìn)行端接。該引腳可以在不使用時(shí)保持?jǐn)嚅_，或使用 0Ω 至 1MΩ 電阻器將其連接至介于 GND (0V) 和 VD11 (1.1V) 之間的任何電壓電平。 |
| DB3– | P11 | O | 用于通道 B、通道 3 的高速串行化數(shù)據(jù)輸出，負(fù)連接。該引腳可以在不使用時(shí)保持?jǐn)嚅_，或使用 0Ω 至 1MΩ 電阻器將其連接至介于 GND (0V) 和 VD11 (1.1V) 之間的任何電壓電平。 |
| DB4+ | K13 | O | 用于通道 B、通道 4 的高速串行化數(shù)據(jù)輸出，正連接。該差分輸出必須采用交流耦合，并且必須始終在接收器上使用 100Ω 差分終端進(jìn)行端接。該引腳可以在不使用時(shí)保持?jǐn)嚅_，或使用 0Ω 至 1MΩ 電阻器將其連接至介于 GND (0V) 和 VD11 (1.1V) 之間的任何電壓電平。 |
| DB4– | J13 | O | 用于通道 B、通道 4 的高速串行化數(shù)據(jù)輸出，負(fù)連接。該引腳可以在不使用時(shí)保持?jǐn)嚅_，或使用 0Ω 至 1MΩ 電阻器將其連接至介于 GND (0V) 和 VD11 (1.1V) 之間的任何電壓電平。 |
| DB5+ | M13 | O | 用于通道 B、通道 5 的高速串行化數(shù)據(jù)輸出，正連接。該差分輸出必須采用交流耦合，并且必須始終在接收器上使用 100Ω 差分終端進(jìn)行端接。該引腳可以在不使用時(shí)保持?jǐn)嚅_，或使用 0Ω 至 1MΩ 電阻器將其連接至介于 GND (0V) 和 VD11 (1.1V) 之間的任何電壓電平。 |
| DB5– | L13 | O | 用于通道 B、通道 5 的高速串行化數(shù)據(jù)輸出，負(fù)連接。該引腳可以在不使用時(shí)保持?jǐn)嚅_，或使用 0Ω 至 1MΩ 電阻器將其連接至介于 GND (0V) 和 VD11 (1.1V) 之間的任何電壓電平。 |
| DB6+ | N12 | O | 用于通道 B、通道 6 的高速串行化數(shù)據(jù)輸出，正連接。該差分輸出必須采用交流耦合，并且必須始終在接收器上使用 100Ω 差分終端進(jìn)行端接。該引腳可以在不使用時(shí)保持?jǐn)嚅_，或使用 0Ω 至 1MΩ 電阻器將其連接至介于 GND (0V) 和 VD11 (1.1V) 之間的任何電壓電平。 |
| DB6– | N13 | O | 用于通道 B、通道 6 的高速串行化數(shù)據(jù)輸出，負(fù)連接。該引腳可以在不使用時(shí)保持?jǐn)嚅_，或使用 0Ω 至 1MΩ 電阻器將其連接至介于 GND (0V) 和 VD11 (1.1V) 之間的任何電壓電平。 |
| DB7+ | N10 | O | 用于通道 B、通道 7 的高速串行化數(shù)據(jù)輸出，正連接。該差分輸出必須采用交流耦合，并且必須始終在接收器上使用 100Ω 差分終端進(jìn)行端接。該引腳可以在不使用時(shí)保持?jǐn)嚅_，或使用 0Ω 至 1MΩ 電阻器將其連接至介于 GND (0V) 和 VD11 (1.1V) 之間的任何電壓電平。 |
| DB7– | N11 | O | 用于通道 B、通道 7 的高速串行化數(shù)據(jù)輸出，負(fù)連接。該引腳可以在不使用時(shí)保持?jǐn)嚅_，或使用 0Ω 至 1MΩ 電阻器將其連接至介于 GND (0V) 和 VD11 (1.1V) 之間的任何電壓電平。 |
| DGND | A14、B14、C8、C9、D8、D9、D10、D11、E8、E9、E10、E11、F8、F9、F10、F11、G8、G9、G10、G11、H8、H9、H10、H11、J8、J9、J10、J11、K8、K9、K10、K11、L8、L9、L10、L11、M8、M9、N9、N14、P14 | — | 數(shù)字電源接地。AGND 和 DGND 應(yīng)直接連接到電路板上。 |
| INA+ | A4 | I | 通道 A 模擬輸入正連接。差分滿量程輸入范圍由滿量程電壓調(diào)整寄存器決定。輸入共模電壓應(yīng)設(shè)置為 AGND。該輸入通過(guò) 50Ω 終端電阻器端接至接地。由于具有優(yōu)化的性能，建議在單通道模式下使用 INA。該引腳可以在不使用時(shí)保持?jǐn)嚅_。 |
| INA- | A5 | I | 通道 A 模擬輸入負(fù)連接。該輸入通過(guò) 50Ω 終端電阻器端接至接地。由于具有優(yōu)化的性能，建議在單通道模式下使用 INA。該引腳可以在不使用時(shí)保持?jǐn)嚅_。 |
| INB+ | P4 | I | 通道 B 模擬輸入正連接。差分滿量程輸入范圍由滿量程電壓調(diào)整寄存器決定。輸入共模電壓應(yīng)設(shè)置為 AGND。該輸入通過(guò) 50Ω 終端電阻器端接至接地。該引腳可以在不使用時(shí)保持?jǐn)嚅_。 |
| INB– | P5 | I | 通道 B 模擬輸入負(fù)連接。該輸入通過(guò) 50Ω 終端電阻器端接至接地。該引腳可以在不使用時(shí)保持?jǐn)嚅_。 |
| NCOA0 | A7 | I | NCO 累加器選擇控制 DDC A 的 LSB。NCOA0 和 NCOA1 選擇將四個(gè)可用 NCO 中的哪一個(gè) NCO 用于數(shù)字混合。其余未選擇的 NCO 繼續(xù)運(yùn)行以保持相位一致性，可以通過(guò)更改 NCOA0 和 NCOA1 的值來(lái)交換。這是一個(gè)異步輸入。該引腳可以在不使用時(shí)連接到 GND。 |
| NCOA1 | B7 | I | NCO 累加器選擇控制 DDC A 的 MSB。如果不使用該引腳，則應(yīng)將其連接到 GND。 |
| NCOB0 | P7 | I | NCO 累加器選擇控制 DDC B 的 LSB。NCOB0 和 NCOB1 選擇將四個(gè)可用 NCO 中的哪一個(gè) NCO 用于數(shù)字混合。其余未選擇的 NCO 繼續(xù)運(yùn)行以保持相位一致性，可以通過(guò)更改 NCOB0 和 NCOB1 的值來(lái)交換。這是一個(gè)異步輸入。該引腳可以在不使用時(shí)連接到 GND。 |
| NCOB1 | N7 | I | NCO 累加器選擇控制 DDC B 的 MSB。如果不使用該引腳，則應(yīng)將其連接到 GND。 |
| ORA0 | A8 | O | 通道 A 的 T0 閾值快速超范圍檢測(cè)狀態(tài)。當(dāng)模擬輸入超過(guò) OVR_T0 中編程的閾值時(shí)，此狀態(tài)將變?yōu)楦唠娖健Ｗ钚∶}沖持續(xù)時(shí)間由 OVR_N 設(shè)置。該引腳可以在不使用時(shí)保持?jǐn)嚅_。 |
| ORA1 | B8 | O | 通道 A 的 T1 閾值快速超范圍檢測(cè)狀態(tài)。當(dāng)模擬輸入超過(guò) OVR_T1 中編程的閾值時(shí)，此狀態(tài)將變?yōu)楦唠娖?。最小脈沖持續(xù)時(shí)間由 OVR_N 設(shè)置。該引腳可以在不使用時(shí)保持?jǐn)嚅_。 |
| ORB0 | P8 | O | 通道 B 的 T0 閾值快速超范圍檢測(cè)狀態(tài)。當(dāng)模擬輸入超過(guò) OVR_T0 中編程的閾值時(shí)，此狀態(tài)將變?yōu)楦唠娖?。最小脈沖持續(xù)時(shí)間由 OVR_N 設(shè)置。該引腳可以在不使用時(shí)保持?jǐn)嚅_。 |
| ORB1 | N8 | O | 通道 B 的 T1 閾值快速超范圍檢測(cè)狀態(tài)。當(dāng)模擬輸入超過(guò) OVR_T1 中編程的閾值時(shí)，此狀態(tài)將變?yōu)楦唠娖?。最小脈沖持續(xù)時(shí)間由 OVR_N 設(shè)置。該引腳可以在不使用時(shí)保持?jǐn)嚅_。 |
| PD | P9 | I | 當(dāng)設(shè)置為高電平時(shí)，該引腳禁用所有模擬電路和串行器輸出，僅用于溫度二極管校準(zhǔn)。請(qǐng)勿使用該引腳關(guān)閉器件電源，以節(jié)省電能。可在正常工作期間將此引腳連接至 GND。有關(guān)串行器可靠運(yùn)行的信息，請(qǐng)參閱斷電模式 部分。 |
| SCLK | G14 | I | 串行接口時(shí)鐘。此引腳用作串行接口時(shí)鐘輸入，可為串行編程數(shù)據(jù)輸入和輸出提供時(shí)鐘。使用串行接口 更詳細(xì)地介紹了串行接口。此引腳支持 1.1V 至 1.9V CMOS 電平。 |
| SCS | G13 | I | 串行接口芯片選擇低電平有效輸入。使用串行接口 更詳細(xì)地介紹了串行接口。此引腳支持 1.1V 至 1.9V CMOS 電平。該引腳到 VD11 有一個(gè) 82kΩ 上拉電阻器。 |
| SDI | H13 | I | 串口數(shù)據(jù)輸入。使用串行接口 更詳細(xì)地介紹了串行接口。此引腳支持 1.1V 至 1.9V CMOS 電平。 |
| SDO | H14 | O | 串行接口數(shù)據(jù)輸出。使用串行接口 更詳細(xì)地介紹了串行接口。該引腳在器件正常運(yùn)行期間處于高阻抗?fàn)顟B(tài)。在串行接口讀取操作期間，該引腳輸出 1.9V CMOS 電平。該引腳可以在不使用時(shí)保持?jǐn)嚅_。 |
| SYNCSE | B2 | I | JESD204B SYNC 信號(hào)單端低電平有效輸入。此引腳提供 JESD204B 所需的同步請(qǐng)求輸入。應(yīng)用于此輸入的邏輯低電平會(huì)啟動(dòng)代碼組同步和初始通道對(duì)齊序列。可以通過(guò)對(duì) SYNC_SEL 進(jìn)行編程來(lái)選擇單端或差分 SYNC（使用 TMSTP+ 和 TMSTP- 引腳）。如果將差分 SYNC (TMSTP±) 用作 JESD204B SYNC 信號(hào)，則應(yīng)將該引腳連接到 GND。 |
| SYSREF+ | L1 | I | SYSREF 正輸入用于在 JESD204B 接口上實(shí)現(xiàn)同步和確定性延遲。該差分輸入（SYSREF+ 至 SYSREF–）有一個(gè)內(nèi)部 100Ω 差分端接。交流耦合時(shí)，輸入自偏置（SYSREF_LVPECL_EN 必須設(shè)置為 0），但可以通過(guò)將 SYSREF_LVPECL_EN 設(shè)置為 1 來(lái)進(jìn)行直流耦合，這會(huì)將每個(gè) SYSREF+和 SYSREF- 輸入端的內(nèi)部端接更改為 50Ω 單端接地端接。當(dāng)直流耦合時(shí)，共模電壓必須處于建議的范圍內(nèi)。 |
| SYSREF- | M1 | I | SYSREF 負(fù)輸入。 |
| TDIODE+ | N2 | I | 溫度二極管正（陽(yáng)極）連接。要監(jiān)測(cè)器件的結(jié)溫，可以將外部溫度傳感器連接到 TDIODE+ 和 TDIODE-。該引腳可以在不使用時(shí)保持?jǐn)嚅_。 |
| TDIODE– | P2 | I | 溫度二極管負(fù)（陰極）連接。該引腳可以在不使用時(shí)保持?jǐn)嚅_。 |
| TMSTP+ | C1 | I | 時(shí)間戳輸入正連接或差分 JESD204B SYNC 正連接。當(dāng) SYNC_SEL 設(shè)置為使用 SYNCSE 作為 JESD204B SYNC 信號(hào)時(shí)，此輸入用作時(shí)間戳輸入。當(dāng) SYNC_SEL 設(shè)置為使用 TMSTP+ 和 TMSTP– 作為 JESD204B SYNC 信號(hào)時(shí)，該輸入用作 JESD204B SYNC 信號(hào)。有關(guān)作為時(shí)間戳輸入的更多使用信息，請(qǐng)參閱時(shí)間戳 部分。如果使用了 SYNCSE 并且不需要時(shí)間戳，則可以使該引腳保持?jǐn)嚅_狀態(tài)。 |
| TMSTP– | D1 | I | 時(shí)間戳輸入正連接或差分 JESD204B SYNC 負(fù)連接。如果使用了 SYNCSE 并且不需要時(shí)間戳，則可以使該引腳保持?jǐn)嚅_狀態(tài)。 |
| VA11 | D3、E3、F2、F3、G3、H3、J2、J3、K3、L3 | I | 1.1V 模擬電源。 |
| VA19 | C2、C3、C4、C5、D2、E1、E2、K1、K2、L2、M2、M3、M4、M5 | I | 1.9V 模擬電源。 |
| VD11 | C10、C11、C12、D12、E12、F12、G12、H12、J12、K12、L12、M10、M11、M12 | I | 1.1V 數(shù)字電源。 |
(1) 器件蓋連接到 AGND。