ZHCSJ15C November 2018 – March 2025 ADC12DJ3200QML-SP
PRODUCTION DATA
請參考 PDF 數(shù)據(jù)表獲取器件具體的封裝圖。
時鐘子系統(tǒng)主要負(fù)責(zé)實現(xiàn)多器件同步和確定性延遲。ADC12DJ3200QML-SP 使用 JESD204B 子類 1 方法來實現(xiàn)確定性延遲和同步。子類 1 要求在每次系統(tǒng)上電時及系統(tǒng)中每個器件上,通過確定性器件時鐘 (CLK±) 邊沿采集 SYSREF 信號。這一要求對相對于 CLK± 的 SYSREF 施加了建立和保持限制。在所有系統(tǒng)運行條件下,都很難以千兆采樣時鐘頻率來滿足該要求。ADC12DJ3200QML-SP 具有很多特性,可簡化同步過程并放寬系統(tǒng)時序限制: