ZHCSJ15C November 2018 – March 2025 ADC12DJ3200QML-SP
PRODUCTION DATA
- 1
- 1 特性
- 2 應用
- 3 說明
- 4 引腳配置和功能
- 5 規格
- 6 詳細說明
- 7 應用信息免責聲明
- 8 器件和文檔支持
- 9 修訂歷史記錄
- 10機械、封裝和可訂購信息
6.4.6 校準模式和修整
ADC12DJ3200QML-SP 有兩種校準模式：前臺校準和后臺校準。啟動前臺校準時，ADC 會自動離線以進行校準，在校準進行中時輸出數據變為中間碼（二進制補碼中的 0x000）。后臺校準使 ADC 能夠繼續正常運行，同時通過交換不同的 ADC 內核來代替 ADC 內核，在后臺校準 ADC 內核。前臺和后臺校準模式下都提供了額外的失調電壓校準功能。此外，可以修整許多 ADC 參數以優化用戶系統中的性能。
ADC12DJ3200QML-SP 由總共六個子 ADC 組成，每個子 ADC 稱為一個組，其中兩個組構成一個 ADC 內核。組以異相采樣方式進行采樣，這樣每個 ADC 內核均為雙向交錯。六個組構成三個 ADC 內核，稱為 ADC A、ADC B 和 ADC C。在前臺校準模式下，ADC A 可以雙通道模式采樣 INA±，ADC B 可以雙通道模式采樣 INB±，并且 ADC A 和 ADC B 均以單通道模式采樣 INA±（或 INB±）。在后臺校準模式下，第三個 ADC 內核 ADC C 會定期交換 ADC A 和 ADC B，以便可以在不中斷運行的情況下對其進行校準。圖 6-23示出了校準系統圖，其中對組成每個 ADC 內核的組進行了標記。執行校準時，每組的線性度，增益和失調電壓根據內部生成的校準信號進行校準。在校準期間，前臺和后臺都可以驅動模擬輸入，除非使用偏移校準（OS_CAL 或 BGOS_CAL）時，直流附近必須沒有信號（或混疊信號），以便正確估算偏移（請參閱偏移校準 部分）。
圖 6-23 ADC12DJ3200QML-SP 校準系統方框圖除了校準之外，許多 ADC 參數是用戶可控制的，為了達到最佳性能可進行修整。這些參數包括輸入失調電壓、ADC 增益、交錯定時和輸入端接電阻。默認修整值在出廠時被編程為每個器件的唯一值，這些器件在測試系統工作條件下被確定為最佳值。用戶可以從修整寄存器中讀取出廠編程值，并根據需要進行調整。根據正在被采樣的輸入（INA± 或 INB±）、正在被修整的組或正在被修整的 ADC 內核，對控制修整的寄存器字段進行標記。不要求用戶隨著運行條件的變化而更改修整值，但這樣可以達到最佳性能。由于工藝差異，任何定制修整都必須基于每個器件的情況，這意味著所有器件都沒有全局最佳設置。有關可用的修整參數和相關寄存器信息，請參閱 修整 部分。