ZHCSJ15C November 2018 – March 2025 ADC12DJ3200QML-SP
PRODUCTION DATA
請(qǐng)參考 PDF 數(shù)據(jù)表獲取器件具體的封裝圖。
ADC12DJ3200QML-SP 有兩種校準(zhǔn)模式:前臺(tái)校準(zhǔn)和后臺(tái)校準(zhǔn)。啟動(dòng)前臺(tái)校準(zhǔn)時(shí),ADC 會(huì)自動(dòng)離線以進(jìn)行校準(zhǔn),在校準(zhǔn)進(jìn)行中時(shí)輸出數(shù)據(jù)變?yōu)橹虚g碼(二進(jìn)制補(bǔ)碼中的 0x000)。后臺(tái)校準(zhǔn)使 ADC 能夠繼續(xù)正常運(yùn)行,同時(shí)通過(guò)交換不同的 ADC 內(nèi)核來(lái)代替 ADC 內(nèi)核,在后臺(tái)校準(zhǔn) ADC 內(nèi)核。前臺(tái)和后臺(tái)校準(zhǔn)模式下都提供了額外的失調(diào)電壓校準(zhǔn)功能。此外,可以修整許多 ADC 參數(shù)以優(yōu)化用戶系統(tǒng)中的性能。
ADC12DJ3200QML-SP 由總共六個(gè)子 ADC 組成,每個(gè)子 ADC 稱(chēng)為一個(gè)組,其中兩個(gè)組構(gòu)成一個(gè) ADC 內(nèi)核。組以異相采樣方式進(jìn)行采樣,這樣每個(gè) ADC 內(nèi)核均為雙向交錯(cuò)。六個(gè)組構(gòu)成三個(gè) ADC 內(nèi)核,稱(chēng)為 ADC A、ADC B 和 ADC C。在前臺(tái)校準(zhǔn)模式下,ADC A 可以雙通道模式采樣 INA±,ADC B 可以雙通道模式采樣 INB±,并且 ADC A 和 ADC B 均以單通道模式采樣 INA±(或 INB±)。在后臺(tái)校準(zhǔn)模式下,第三個(gè) ADC 內(nèi)核 ADC C 會(huì)定期交換 ADC A 和 ADC B,以便可以在不中斷運(yùn)行的情況下對(duì)其進(jìn)行校準(zhǔn)。圖 6-23示出了校準(zhǔn)系統(tǒng)圖,其中對(duì)組成每個(gè) ADC 內(nèi)核的組進(jìn)行了標(biāo)記。執(zhí)行校準(zhǔn)時(shí),每組的線性度,增益和失調(diào)電壓根據(jù)內(nèi)部生成的校準(zhǔn)信號(hào)進(jìn)行校準(zhǔn)。在校準(zhǔn)期間,前臺(tái)和后臺(tái)都可以驅(qū)動(dòng)模擬輸入,除非使用偏移校準(zhǔn)(OS_CAL 或 BGOS_CAL)時(shí),直流附近必須沒(méi)有信號(hào)(或混疊信號(hào)),以便正確估算偏移(請(qǐng)參閱偏移校準(zhǔn) 部分)。
圖 6-23 ADC12DJ3200QML-SP 校準(zhǔn)系統(tǒng)方框圖除了校準(zhǔn)之外,許多 ADC 參數(shù)是用戶可控制的,為了達(dá)到最佳性能可進(jìn)行修整。這些參數(shù)包括輸入失調(diào)電壓、ADC 增益、交錯(cuò)定時(shí)和輸入端接電阻。默認(rèn)修整值在出廠時(shí)被編程為每個(gè)器件的唯一值,這些器件在測(cè)試系統(tǒng)工作條件下被確定為最佳值。用戶可以從修整寄存器中讀取出廠編程值,并根據(jù)需要進(jìn)行調(diào)整。根據(jù)正在被采樣的輸入(INA± 或 INB±)、正在被修整的組或正在被修整的 ADC 內(nèi)核,對(duì)控制修整的寄存器字段進(jìn)行標(biāo)記。不要求用戶隨著運(yùn)行條件的變化而更改修整值,但這樣可以達(dá)到最佳性能。由于工藝差異,任何定制修整都必須基于每個(gè)器件的情況,這意味著所有器件都沒(méi)有全局最佳設(shè)置。有關(guān)可用的修整參數(shù)和相關(guān)寄存器信息,請(qǐng)參閱 修整 部分。