ZHCSJN2B May 2019 – January 2021 DS90UH941AS-Q1
PRODUCTION DATA
- 1 特性
- 2 應用
- 3 說明
- 4 修訂歷史記錄
- 5 說明（續）
- 6 引腳配置和功能
- 7 規格
-
8 詳細說明
- 8.1 概述
- 8.2 功能方框圖
- 8.3 特性說明
- 8.4 器件功能模式
- 8.5 編程
- 8.6 寄存器映射
- 9 應用和實現
- 10電源相關建議
- 11布局
- 12器件和文檔支持
- 13機械、封裝和可訂購信息
8.4.1 模式選擇配置設置 (MODE_SEL[1:0])
可以通過 MODE_SEL[1:0] 輸入引腳或通過配置寄存器位來配置器件。建議阻值的上拉電阻和下拉電阻可用于設置 MODE_SEL[1:0] 輸入的電壓比。請參閱表 8-8這些值將在上電期間鎖存到寄存器位置：
表 8-8 MODE_SEL[1:0] 設置
| 模式 | 設置 | 功能 |
|---|---|---|
| DSI LANES | 00 | 1 個通道 |
| 01 | 2 個通道 | |
| 10 | 3 個通道 | |
| 11 | 4 個通道 | |
| 分離器模式 | 0 | 正常工作。 |
| 1 | 將視頻（奇/偶）分離到每個 FPD-Link III 輸出端口 | |
| DISABLE DSI | 0 | DSI 輸入已啟用。 |
| 1 | DSI 輸入已禁用。這是一個推薦的 Strap 配置選項，因為任何 DSI 輸入的配置都需要在輸入被禁用時進行。 | |
| COAX 模式 | 0 | 為雙絞線電纜啟用 FPD-Link III。 |
| 1 | 為同軸電纜啟用 FPD-Link III。 | |
| CLOCK 模式 | 0 | FPD-Link III 由提供給 REFCLK 引腳的外部振蕩器生成。DSI 時鐘可以連續，也可以不連續。 |
| 1 | FPD-Link III 由 DSI 時鐘生成，DSI 時鐘必須是連續的。 |
圖 8-12 MODE_SEL[1:0] 連接圖表 8-9 Strap 配置 MODE_SEL0
| MODE 編號 | VR4 電壓 | VR4 目標電壓 | 建議的 STRAP 配置電阻器 (1% TOL) | SPLITTER | DSI LANES | |||
|---|---|---|---|---|---|---|---|---|
| VMIN | VTYP | VMAX | V(VDD18) = 1.8V | R3 (k?) | R4 (k?) | |||
| 0 | 0 | 0 | 0.126 × V(VDD18) | 0 | 斷開 | 10.0 | 0 | 1 |
| 1 | 0.179 × V(VDD18) | 0.211 × V(VDD18) | 0.244 × V(VDD18) | 0.38 | 73.2 | 20.0 | 0 | 2 |
| 2 | 0.286 × V(VDD18) | 0.325 × V(VDD18) | 0.364 × V(VDD18) | 0.585 | 60.4 | 30.1 | 0 | 3 |
| 3 | 0.404 × V(VDD18) | 0.441 × V(VDD18) | 0.472 × V(VDD18) | 0.794 | 51.1 | 40.2 | 0 | 4 |
| 4 | 0.526 × V(VDD18) | 0.556 × V(VDD18) | 0.590 × V(VDD18) | 1.001 | 40.2 | 51.1 | 1 | 1 |
| 5 | 0.643 × V(VDD18) | 0.673 × V(VDD18) | 0.708 × V(VDD18) | 1.211 | 30.1 | 61.9 | 1 | 2 |
| 6 | 0.763 × V(VDD18) | 0.790 × V(VDD18) | 0.825 × V(VDD18) | 1.421 | 18.7 | 71.5 | 1 | 3 |
| 7 | 0.880 × V(VDD18) | V(VDD18) | V(VDD18) | 1.8 | 10.0 | 斷開 | 1 | 4 |
表 8-10 Strap 配置 MODE_SEL1
| MODE 編號 | VR6 電壓 | VR6 目標電壓 | 建議的 STRAP 配置電阻器 (1% TOL) | CLOCK | COAX | DISABLE DSI | |||
|---|---|---|---|---|---|---|---|---|---|
| VMIN | VTYP | VMAX | V(VDD18) = 1.8V | R5 (k?) | R6 (k?) | ||||
| 0 | 0 | 0 | 0.126 × V(VDD18) | 0 | 斷開 | 10.0 | 1 | 0 | 0 |
| 1 | 0.179 × V(VDD18) | 0.211 × V(VDD18) | 0.244 × V(VDD18) | 0.380 | 73.2 | 20.0 | 1 | 0 | 1 |
| 2 | 0.286 × V(VDD18) | 0.325 × V(VDD18) | 0.364 × V(VDD18) | 0.585 | 60.4 | 30.1 | 1 | 1 | 0 |
| 3 | 0.404 × V(VDD18) | 0.441 × V(VDD18) | 0.472 × V(VDD18) | 0.794 | 51.1 | 40.2 | 1 | 1 | 1 |
| 4 | 0.526 × V(VDD18) | 0.556 × V(VDD18) | 0.590 × V(VDD18) | 1.001 | 40.2 | 51.1 | 0 | 0 | 0 |
| 5 | 0.643 × V(VDD18) | 0.673 × V(VDD18) | 0.708 × V(VDD18) | 1.211 | 30.1 | 61.9 | 0 | 0 | 1 |
| 6 | 0.763 × V(VDD18) | 0.790 × V(VDD18) | 0.825 × V(VDD18) | 1.421 | 18.7 | 71.5 | 0 | 1 | 0 |
| 7 | 0.880 × V(VDD18) | V(VDD18) | V(VDD18) | 1.8 | 10.0 | 斷開 | 0 | 1 | 1 |
表 8-11 模式選擇 [1.0] 寄存器
| Strap 配置值 | 寄存器名稱 | 位域 | 說明 |
|---|---|---|---|
| MODESEL0 - SPLITTER | DUAL_CTL1，AUDIO_CFG | [2:0]，[4] | FPD3_TX_MODE，SPLIT_AUDIO |
| MODESEL0 - DSI LANES | BRIDGE_CTL | [3:2] | DSI_LANES |
| MODESEL1 - CLOCK | BRIDGE_CTL | [7]，[1:0] | DSI_CONTINUOUS_CLK |
| MODESEL1 - COAX | DUAL_CTL1 | [7] | FPD3_COAX_MODE |
| MODESEL1 - DISABLE DSI | RESET_CTL | [3] | DISABLE_DSI |