DS90UH941AS-Q1 具有兩個獨立的符合 MIPI D-PHY v1.2 / DSI v1.3.1 標準的輸入端口。通過 BRIDGE_CTL 寄存器中的 DSI_PORT_SEL 位選擇 DSI 輸入端口。每個端口都允許 1、2-、3 或 4 通道運行。兩個端口的通道數由 BRIDGE_CTL 寄存器中的 DSI_LANES 字段控制，并且可在上電時通過對 MODE_SEL0 引腳進行 strap 配置來進行設置。不支持自動通道檢測。
使用 DEVICE_CFG 寄存器中的 DSI1_LANE_REVERSE 或 DSI0_LANE_REVERSE 字段，兩個 DSI 端口中的每一個都可以在內部獨立地反轉 DSI 通道順序：
- DEVICE_CFG:DSI0_LANE_REVERSE = 1：
- DSI0_D3P/N -> 端口 0 通道 0
- DSI0_D2P/N -> 端口 0 通道 1
- DSI0_D1P/N -> 端口 0 通道 2
- DSI0_D0P/N -> 端口 0 通道 3
- DEVICE_CFG:DSI1_LANE_REVERSE = 1：
- DSI1_D3P/N -> 端口 1 通道 0
- DSI1_D2P/N -> 端口 1 通道 1
- DSI1_D1P/N -> 端口 1 通道 2
- DSI1_D0P/N -> 端口 1 通道 3
此外，對于兩個 D-PHY 端口中的每一個，DSI 時鐘和數據通道極性都可以在內部獨立地反轉：
- DEVICE_CFG:DSI0_DATA_PN_SWAP = 1：
- DSI0_D3P/N -> DSI0_D3N/P
- DSI0_D2P/N -> DSI0_D2N/P
- DSI0_D1P/N -> DSI0_D1N/P
- DSI0_D0P/N -> DSI0_D0N/P
- DEVICE_CFG:DSI0_CLK_PN_SWAP = 1：
- DSI0_CLKP/N -> DSI0_CLKN/P
- DEVICE_CFG:DSI1_DATA_PN_SWAP = 1：
- DSI1_D3P/N -> DSI1_D3N/P
- DSI1_D2P/N -> DSI1_D2N/P
- DSI1_D1P/N -> DSI1_D1N/P
- DSI1_D0P/N -> DSI1_D0N/P
- DEVICE_CFG:DSI1_CLK_PN_SWAP = 1：
- DSI1_CLKP/N -> DSI1_CLKN/P