ZHCSJN2B May 2019 – January 2021 DS90UH941AS-Q1
PRODUCTION DATA
- 1 特性
- 2 應(yīng)用
- 3 說明
- 4 修訂歷史記錄
- 5 說明（續(xù)）
- 6 引腳配置和功能
- 7 規(guī)格
-
8 詳細說明
- 8.1 概述
- 8.2 功能方框圖
- 8.3 特性說明
- 8.4 器件功能模式
- 8.5 編程
- 8.6 寄存器映射
- 9 應(yīng)用和實現(xiàn)
- 10電源相關(guān)建議
- 11布局
- 12器件和文檔支持
- 13機械、封裝和可訂購信息
封裝選項
機械數(shù)據(jù) (封裝 | 引腳)
- RTD|64
散熱焊盤機械數(shù)據(jù) (封裝 | 引腳)
- RTD|64
訂購信息
8.5.1 串行控制總線
該串行器也可以通過使用與 I2C 兼容的串行控制總線進行配置。多個器件可以共享串行控制總線（最多支持 8 個器件地址）。器件地址通過連接到 IDX 引腳的電阻分壓器（R1 和 R2 — 參閱圖 8-29）設(shè)置。
圖 8-29 串行控制總線連接串行控制總線由兩個信號組成：SCL 和 SDA。SCL 是串行總線時鐘輸入。SDA 是串行總線數(shù)據(jù)輸入/輸出信號。SCL 和 SDA 信號都需要一個外部上拉電阻到 VDD18 或 VDD33。對于大多數(shù)應(yīng)用，建議使用 2.2kΩ 上拉電阻。但是，可以根據(jù)容性負載和數(shù)據(jù)速率要求調(diào)整上拉電阻值。請參閱 I2C 總線上拉電阻計算。信號要么被拉至高電平，要么被拉至低電平。
IDX 引腳將控制接口配置為八個可能的器件地址之一。上拉電阻和下拉電阻可用于在 IDX 輸入引腳上設(shè)置適當(dāng)?shù)碾妷骸Ｕ垍㈤?span id="blndnxhjvjjz" class="ph">表 8-12
| 編號 | VIDX 電壓范圍 | VIDX 目標(biāo)電壓 | 建議的 STRAP 配置電阻器 (1% TOL) | 分配的 I2C 地址 | ||||
|---|---|---|---|---|---|---|---|---|
| VMIN | VTYP | VMAX | V(VDD18) = 1.8V | R1 (k?) | R2 (k?) | 7 位 | 8 位 | |
| 0 | 0 | 0 | 0.135 × V(VDD18) | 0 | 斷開 | 10.0 | 0x0C | 0x18 |
| 1 | 0.176 × V(VDD18) | 0.213 × V(VDD18) | 0.247 × V(VDD18) | 0.384 | 73.2 | 20.0 | 0x0E | 0x1C |
| 2 | 0.289 × V(VDD18) | 0.327 × V(VDD18) | 0.363 × V(VDD18) | 0.589 | 60.4 | 30.1 | 0x10 | 0x20 |
| 3 | 0.407 × V(VDD18) | 0.441 × V(VDD18) | 0.467 × V(VDD18) | 0.793 | 51.1 | 40.2 | 0x12 | 0x24 |
| 4 | 0.526 × V(VDD18) | 0.555 × V(VDD18) | 0.584 × V(VDD18) | 0.999 | 40.2 | 51.1 | 0x14 | 0x28 |
| 5 | 0.640 × V(VDD18) | 0.671 × V(VDD18) | 0.701 × V(VDD18) | 1.208 | 30.1 | 61.9 | 0x16 | 0x2C |
| 6 | 0.757 × V(VDD18) | 0.787 × V(VDD18) | 0.814 × V(VDD18) | 1.417 | 18.7 | 71.5 | 0x18 | 0x30 |
| 7 | 0.877 × V(VDD18) | V(VDD18) | V(VDD18) | 1.8 | 10 | 斷開 | 0x1A | 0x34 |
串行總線協(xié)議由 START、START-Repeated 和 STOP 相位控制。 當(dāng) SCL 切換為低電平而 SDA 為高電平時，將發(fā)生 START。當(dāng) SDA 切換為高電平而 SCL 也為高電平時，將發(fā)生 STOP。請參閱 圖 8-30
圖 8-30 啟動和停止條件為了與 I2C 從器件通信，主機控制器（主器件）發(fā)送從器件地址并監(jiān)聽從器件的響應(yīng)。該響應(yīng)稱為確認位 (ACK)。如果總線上的從器件被正確尋址，則會通過將 SDA 總線驅(qū)動為低電平來確認 (ACK) 主器件。如果地址與器件的任何從器件地址不匹配，則會通過讓 SDA 拉為高電平來取消確認 (NACK) 主器件。發(fā)送數(shù)據(jù)時，總線上也會發(fā)生 ACK。當(dāng)主器件在寫入數(shù)據(jù)時，從器件在成功接收到每個數(shù)據(jù)字節(jié)后都會進行 ACK。當(dāng)主器件在讀取數(shù)據(jù)時，主器件在接收到每個數(shù)據(jù)字節(jié)后都會進行 ACK，以便讓從器件知道其想要接收另一個數(shù)據(jù)字節(jié)。當(dāng)主器件想要停止讀取時，則會在最后一個數(shù)據(jù)字節(jié)之后發(fā)出 NACK 并在總線上創(chuàng)建一個停止條件。總線上的所有通信都是從啟動條件或重復(fù)啟動條件開始。總線上的所有通信都以停止條件結(jié)束。圖 8-31 中顯示了 READ，圖 8-32 中顯示了 WRITE。
圖 8-31 串行控制總線 — 讀取
圖 8-32 串行控制總線 — 寫入位于串行器的 I2C 主器件必須支持 I2C 時鐘延展。有關(guān) I2C 接口要求和吞吐量注意事項的更多信息，請參閱通過具有雙向控制通道的 FPD-Link III 進行 I2C 通信 應(yīng)用手冊 (SNLA131)。