ZHCSJN2B May 2019 – January 2021 DS90UH941AS-Q1
PRODUCTION DATA
模擬間接寄存器摘要列出了 DS90UH941AS-Q1 寄存器的存儲器映射寄存器。所有未在模擬間接寄存器摘要中列出的寄存器偏移地址都應視為保留的存儲單元，并且不應修改寄存器內容。
寄存器訪問是通過間接訪問寄存器（IND_ACC_CTL、IND_ACC_ADDR 和 IND_ACC_DATA）的間接訪問機制提供的。這些寄存器位于主寄存器空間中的偏移地址 0x40-0x42 處。
間接地址機制涉及設置控制寄存器以選擇所需的塊，設置寄存器偏移地址，以及讀取或寫入數據寄存器。此外，控制寄存器中提供了自動遞增功能，可以在每次讀取或寫入數據寄存器后自動遞增偏移地址。
對于寫入，其過程如下：
如果在 IND_ACC_CTL 寄存器中設置了自動遞增，重復步驟 3 將向隨后的寄存器偏移位置寫入額外的數據字節
對于讀取，其過程如下：
如果在 IND_ACC_CTL 寄存器中設置了自動遞增，重復步驟 3 會從后續寄存器偏移位置讀取額外的數據字節。
| 偏移量 | 首字母縮寫詞 | 寄存器名稱 | 段 |
|---|---|---|---|
| 0x86 | DSI0_CLK_INVERSION | ||
| 0x94 | DSI1_CLK_INVERSION |
寄存器訪問類型代碼顯示了適用于此部分中訪問類型的代碼。
| 訪問類型 | 代碼 | 說明 |
|---|---|---|
| R | R | 只讀訪問 |
| R/W | R/W | 讀取/寫入訪問 |
在 DSI0_CLK_INVERSION 寄存器字段說明中描述了 DSI_PLL_STATE_MC_CTL。
返回到匯總表。
| 位 | 字段 | 類型 | 復位 | 描述 |
|---|---|---|---|---|
| 7-2 | 保留 | R/W | 2h |
保留 |
| 1 | DSI0_CLK_INVERSION | R/W | 0h |
反相內部 DSI 采樣時鐘 1：反相采樣時鐘（正常工作） |
| 0 | RESERVED | R/W | 0h | 保留 |
在 DSI0_CLK_INVERSION 寄存器字段說明中描述了 DSI_PLL_STATE_MC_CTL。
返回到匯總表。
| 位 | 字段 | 類型 | 復位 | 描述 |
|---|---|---|---|---|
| 7-2 | 保留 | R/W | 2h |
保留 |
| 1 | DSI1_CLK_INVERSION | R/W | 0h |
反相內部 DSI 采樣時鐘 1：反相采樣時鐘（正常工作） |
| 0 | 保留 | R/W | 0h | 保留 |