ZHCSQZ6B july 2022 – july 2023 TAS2781
PRODUCTION DATA
只要 SDZ 引腳保持低電平，電源軌之間的電源序列就可以按任何順序應用。一旦所有電源穩定，SDZ 引腳就可以設置為高電平以初始化器件。硬件或軟件復位后，對器件執行的附加命令應延遲至少 1ms，以允許加載 OTP 存儲器（參見節 10）。
當 PVDDL 在內部產生時（見節 11.1），建議器件在進入硬件關斷模式之前先進入軟件關斷模式。這可確保 PVDDL 引腳使用內部 5kΩ 下拉電阻器進行放電（硬件關斷模式下不存在）。