ZHCSIJ2C July 2018 – April 2024 DS90UB935-Q1
PRODUCTION DATA
在同步或非同步外部時(shí)鐘模式下使用 DS90UB935-Q1 時(shí),CLK_OUT 用作圖像傳感器的基準(zhǔn)時(shí)鐘。當(dāng)在非同步內(nèi)部時(shí)鐘模式下運(yùn)行時(shí),CLK_OUT 功能被禁用。外部 CLK_OUT 頻率的設(shè)置請(qǐng)參閱方程式 1 和方程式 2。

其中

生成 CLK_OUT 的 PLL 是數(shù)字 PLL,因此,如果比率 N/M 為整數(shù),抖動(dòng)非常低。如果 N/M 不是整數(shù),則信號(hào)抖動(dòng)約等于 HS_CLK_DIV/FC - 因此如果不可能具有 N/M 的整數(shù)比,則為 HS_CLK_DIV 選擇較小的值。
如果系統(tǒng)需要特定的 CLK_OUT 頻率(例如 37.125MHz),設(shè)計(jì)人員可以選擇 M=9、N=0xF2 和 HS_CLK_DIV=4,以實(shí)現(xiàn) 37.190MHz 的輸出頻率和 0.175% 的頻率誤差以及大約 1ns 的相關(guān)抖動(dòng)。此外,設(shè)計(jì)人員可以對(duì) CLK_OUT = 37.037MHz 使用 M=1、N=0x1B、HS_CLK_DIV=4,并對(duì)較少的抖動(dòng)使用 0.24% 的頻率誤差。第三種替代方法是使用 M=1、N=0x1B 和 HS_CLK_DIV=4,但在同步模式下,解串器不使用 25.000MHz 基準(zhǔn)時(shí)鐘頻率 (REFCLK),而是使用 25.059MHz 頻率。2x 基準(zhǔn)隨后從解串器反向通道饋送到 DS90UB935-Q1,允許生成具有低抖動(dòng)和低頻誤差的 CLK_OUT = 37.124MHz。