ZHCSIJ2C July 2018 – April 2024 DS90UB935-Q1
PRODUCTION DATA
- 1
- 1 特性
- 2 應用
- 3 說明
- 4 引腳配置和功能
- 5 規(guī)格
-
6 詳細說明
- 6.1 概述
- 6.2 功能方框圖
- 6.3 特性說明
- 6.4 器件功能模式
- 6.5 編程
- 6.6 圖形生成
- 6.7
寄存器映射
- 6.7.1
主寄存器
- 6.7.1.1 I2C 器件 ID 寄存器
- 6.7.1.2 復位
- 6.7.1.3 一般配置
- 6.7.1.4 正向通道模式選擇
- 6.7.1.5 BC_MODE_SELECT
- 6.7.1.6 PLL 時鐘控制
- 6.7.1.7 時鐘輸出控制 0
- 6.7.1.8 時鐘輸出控制 1
- 6.7.1.9 反向通道看門狗控制
- 6.7.1.10 I2C 控制 1
- 6.7.1.11 I2C 控制 2
- 6.7.1.12 SCL 高電平時間
- 6.7.1.13 SCL 低電平時間
- 6.7.1.14 本地 GPIO 數據
- 6.7.1.15 GPIO 輸入控制
- 6.7.1.16 DVP_CFG
- 6.7.1.17 DVP_DT
- 6.7.1.18 強制 BIST 錯誤
- 6.7.1.19 遠程 BIST 控制
- 6.7.1.20 傳感器電壓增益
- 6.7.1.21 傳感器控制 0
- 6.7.1.22 傳感器控制 1
- 6.7.1.23 電壓傳感器 0 閾值
- 6.7.1.24 電壓傳感器 1 閾值
- 6.7.1.25 溫度傳感器閾值
- 6.7.1.26 CSI-2 警報使能
- 6.7.1.27 警報感應使能
- 6.7.1.28 反向通道警報使能
- 6.7.1.29 CSI-2 極性選擇
- 6.7.1.30 CSI-2 LP 模式極性
- 6.7.1.31 CSI-2 高速 RX 使能
- 6.7.1.32 CSI-2 低功耗使能
- 6.7.1.33 CSI-2 端接啟用
- 6.7.1.34 CSI-2 數據包報頭控制
- 6.7.1.35 反向通道配置
- 6.7.1.36 數據路徑控制 1
- 6.7.1.37 遠程合作伙伴能力 1
- 6.7.1.38 合作伙伴解串器 ID
- 6.7.1.39 目標 0 ID
- 6.7.1.40 目標 1 ID
- 6.7.1.41 目標 2 ID
- 6.7.1.42 目標 3 ID
- 6.7.1.43 目標 4 ID
- 6.7.1.44 目標 5 ID
- 6.7.1.45 目標 6 ID
- 6.7.1.46 目標 7 ID
- 6.7.1.47 目標 0 別名
- 6.7.1.48 目標 1 別名
- 6.7.1.49 目標 2 別名
- 6.7.1.50 目標 3 別名
- 6.7.1.51 目標 4 別名
- 6.7.1.52 目標 5 別名
- 6.7.1.53 目標 6 別名
- 6.7.1.54 目標 7 別名
- 6.7.1.55 反向通道控制
- 6.7.1.56 修訂 ID
- 6.7.1.57 器件狀態(tài)
- 6.7.1.58 常規(guī)狀態(tài)
- 6.7.1.59 GPIO 引腳狀態(tài)
- 6.7.1.60 BIST 錯誤計數
- 6.7.1.61 CRC 錯誤計數 1
- 6.7.1.62 CRC 錯誤計數 2
- 6.7.1.63 傳感器狀態(tài)
- 6.7.1.64 傳感器 V0
- 6.7.1.65 傳感器 V1
- 6.7.1.66 傳感器 T
- 6.7.1.67 CSI-2 錯誤計數
- 6.7.1.68 CSI-2 錯誤狀態(tài)
- 6.7.1.69 CSI-2 錯誤數據通道 0 和 1
- 6.7.1.70 CSI-2 錯誤數據通道 2 和 3
- 6.7.1.71 CSI-2 錯誤時鐘通道
- 6.7.1.72 CSI-2 數據包報頭數據
- 6.7.1.73 數據包標頭字計數 0
- 6.7.1.74 數據包標頭字計數 1
- 6.7.1.75 CSI-2 ECC
- 6.7.1.76 IND_ACC_CTL
- 6.7.1.77 IND_ACC_ADDR
- 6.7.1.78 IND_ACC_DATA
- 6.7.1.79 FPD3_TX_ID0
- 6.7.1.80 FPD3_TX_ID1
- 6.7.1.81 FPD3_TX_ID2
- 6.7.1.82 FPD3_TX_ID3
- 6.7.1.83 FPD3_TX_ID4
- 6.7.1.84 FPD3_TX_ID5
- 6.7.2 間接訪問寄存器
- 6.7.1
主寄存器
- 7 應用和實施
- 8 器件和文檔支持
- 9 修訂歷史記錄
- 10機械、封裝和可訂購信息
6.5.2 I2C 接口運行
串行控制總線由兩個信號組成：SCL 和 SDA。SCL 是串行總線時鐘輸入/輸出信號，SDA 是串行總線數據輸入/輸出信號。SCL 和 SDA 信號都需要一個外部上拉電阻到 VI2C，選為 1.8V 或 3.3V。
對于標準和快速 I2C 模式，建議使用 RPU = 4.7kΩ 的上拉電阻，而對于快速+ 模式，建議使用 RPU = 470Ω 的上拉電阻。但是，可以根據容性負載和數據速率要求另外調整上拉電阻值。信號要么被拉至高電平，要么被拉至低電平。IDX 引腳將控制接口配置為兩個可能的器件地址之一。上拉電阻 (RHIGH) 和下拉電阻 (RLOW) 可用于在 IDX 輸入引腳上設置適當的電壓。
串行總線協(xié)議由 START、START-Repeated 和 STOP 相位控制。當 SDA 切換為低電平而 SCL 為高電平時，將發(fā)生 START。當 SDA 切換為高電平而 SCL 也為高電平時，將發(fā)生 STOP。請參閱圖 6-9。
圖 6-9 啟動和停止條件為了與 I2C 目標器件通信，主機控制器（控制器）會將數據發(fā)送到目標地址并等待響應。該響應稱為確認位 (ACK)。如果總線上的目標器件被正確尋址，則會通過將 SDA 總線驅動為低電平來確認 (ACK) 控制器。如果地址與器件的目標器件地址不匹配，則目標器件會通過讓 SDA 拉為高電平來取消確認 (NACK) 控制器。發(fā)送數據時，總線上也會發(fā)生 ACK。當控制器在寫入數據時，目標器件在成功接收到每個數據字節(jié)后都會進行 ACK。當控制器在讀取數據時，控制器在接收到每個數據字節(jié)后都會進行 ACK，以便讓目標器件知道控制器想要接收另一個數據字節(jié)。當控制器想要停止讀取時，則會在最后一個數據字節(jié)之后發(fā)出 NACK 并在總線上創(chuàng)建一個停止條件。總線上的所有通信都是從啟動條件或重復啟動條件開始。總線上的所有通信都以停止條件結束。圖 6-10 中顯示了 READ，圖 6-11 中顯示了 WRITE。
圖 6-10 I2C 總線讀取
圖 6-11 I2C 總線寫入位于串行器的任何 I2C 控制器必須支持 I2C 時鐘延展。有關 I2C 接口要求和吞吐量注意事項的更多信息，請參閱 TI 應用手冊通過具有雙向控制通道的 FPD-Link III 進行 I2C 通信 (SNLA131)。