ZHCSIJ2C July 2018 – April 2024 DS90UB935-Q1
PRODUCTION DATA
DS90UB935-Q1 可置于 DVP 模式，以便向后兼容 DS90UB964-Q1、DS90UB934-Q1 或 DS90UB914A-Q1。雖然應(yīng)該已經(jīng)使用 DS90UB935-Q1 上的 Mode 引腳配置了該模式，但可以使用寄存器 MODE_SEL 0x03[2:0] 來驗(yàn)證或覆蓋當(dāng)前模式。該字段始終指示器件的模式設(shè)置。當(dāng)此寄存器的位 4 為 0 時(shí)，該字段為只讀，并顯示模式設(shè)置。當(dāng) PDB 從低電平轉(zhuǎn)換為高電平時(shí)，模式從自舉值中鎖存。如果電阻配置 (strap) 正確設(shè)置為 DVP 外部時(shí)鐘向后兼容模式，則該值應(yīng)讀回 101 (0x5)。或者，當(dāng)該寄存器的第 4 位設(shè)置為 1 時(shí)，MODE 字段可讀/寫，并可編程為 101 以分配正確的向后兼容 MODE。表 6-16 展示了這種情況。
在使用 DVP 外部時(shí)鐘模式時(shí)，提供給 DS90UB935-Q1 的 CSI-2 輸入數(shù)據(jù)必須與施加到 CLKIN 的輸入頻率同步。當(dāng)處于 DVP 外部時(shí)鐘模式時(shí)，DS90UB934-Q1 或 DS90UB914A-Q1 解串器的 PCLK 頻率輸出與 CLKIN 相關(guān)。如需更多信息，請(qǐng)參閱可與并行輸出解串器搭配運(yùn)行的后向兼容模式 (SNLA270)。
| 寄存器 | 寄存器名稱 | 寄存器說明 |
|---|---|---|
| 0X03 | MODE_SEL | 用于覆蓋和驗(yàn)證配置的值，必要時(shí)使用外部時(shí)鐘為 DVP 進(jìn)行配置。 |
| 0X04 | BC_MODE_SELECT | 允許 DVP 模式覆蓋為 RAW 10 或 RAW 12。 |
| 0X10 | DVP_CFG | 允許在 DVP 模式下配置數(shù)據(jù)。這包括數(shù)據(jù)類型，如 long、YUV 和指定類型。 |
| 0X11 | DVP_DT | 如果 DVP_DT_MATCH_EN 被置位，則無論在 RAW 10 模式還是 RAW 12 模式下，都允許具有特定數(shù)據(jù)類型的數(shù)據(jù)包。 |