ZHCSIJ2C July 2018 – April 2024 DS90UB935-Q1
PRODUCTION DATA
- 1
- 1 特性
- 2 應(yīng)用
- 3 說明
- 4 引腳配置和功能
- 5 規(guī)格
-
6 詳細(xì)說明
- 6.1 概述
- 6.2 功能方框圖
- 6.3 特性說明
- 6.4 器件功能模式
- 6.5 編程
- 6.6 圖形生成
- 6.7
寄存器映射
- 6.7.1
主寄存器
- 6.7.1.1 I2C 器件 ID 寄存器
- 6.7.1.2 復(fù)位
- 6.7.1.3 一般配置
- 6.7.1.4 正向通道模式選擇
- 6.7.1.5 BC_MODE_SELECT
- 6.7.1.6 PLL 時鐘控制
- 6.7.1.7 時鐘輸出控制 0
- 6.7.1.8 時鐘輸出控制 1
- 6.7.1.9 反向通道看門狗控制
- 6.7.1.10 I2C 控制 1
- 6.7.1.11 I2C 控制 2
- 6.7.1.12 SCL 高電平時間
- 6.7.1.13 SCL 低電平時間
- 6.7.1.14 本地 GPIO 數(shù)據(jù)
- 6.7.1.15 GPIO 輸入控制
- 6.7.1.16 DVP_CFG
- 6.7.1.17 DVP_DT
- 6.7.1.18 強(qiáng)制 BIST 錯誤
- 6.7.1.19 遠(yuǎn)程 BIST 控制
- 6.7.1.20 傳感器電壓增益
- 6.7.1.21 傳感器控制 0
- 6.7.1.22 傳感器控制 1
- 6.7.1.23 電壓傳感器 0 閾值
- 6.7.1.24 電壓傳感器 1 閾值
- 6.7.1.25 溫度傳感器閾值
- 6.7.1.26 CSI-2 警報使能
- 6.7.1.27 警報感應(yīng)使能
- 6.7.1.28 反向通道警報使能
- 6.7.1.29 CSI-2 極性選擇
- 6.7.1.30 CSI-2 LP 模式極性
- 6.7.1.31 CSI-2 高速 RX 使能
- 6.7.1.32 CSI-2 低功耗使能
- 6.7.1.33 CSI-2 端接啟用
- 6.7.1.34 CSI-2 數(shù)據(jù)包報頭控制
- 6.7.1.35 反向通道配置
- 6.7.1.36 數(shù)據(jù)路徑控制 1
- 6.7.1.37 遠(yuǎn)程合作伙伴能力 1
- 6.7.1.38 合作伙伴解串器 ID
- 6.7.1.39 目標(biāo) 0 ID
- 6.7.1.40 目標(biāo) 1 ID
- 6.7.1.41 目標(biāo) 2 ID
- 6.7.1.42 目標(biāo) 3 ID
- 6.7.1.43 目標(biāo) 4 ID
- 6.7.1.44 目標(biāo) 5 ID
- 6.7.1.45 目標(biāo) 6 ID
- 6.7.1.46 目標(biāo) 7 ID
- 6.7.1.47 目標(biāo) 0 別名
- 6.7.1.48 目標(biāo) 1 別名
- 6.7.1.49 目標(biāo) 2 別名
- 6.7.1.50 目標(biāo) 3 別名
- 6.7.1.51 目標(biāo) 4 別名
- 6.7.1.52 目標(biāo) 5 別名
- 6.7.1.53 目標(biāo) 6 別名
- 6.7.1.54 目標(biāo) 7 別名
- 6.7.1.55 反向通道控制
- 6.7.1.56 修訂 ID
- 6.7.1.57 器件狀態(tài)
- 6.7.1.58 常規(guī)狀態(tài)
- 6.7.1.59 GPIO 引腳狀態(tài)
- 6.7.1.60 BIST 錯誤計數(shù)
- 6.7.1.61 CRC 錯誤計數(shù) 1
- 6.7.1.62 CRC 錯誤計數(shù) 2
- 6.7.1.63 傳感器狀態(tài)
- 6.7.1.64 傳感器 V0
- 6.7.1.65 傳感器 V1
- 6.7.1.66 傳感器 T
- 6.7.1.67 CSI-2 錯誤計數(shù)
- 6.7.1.68 CSI-2 錯誤狀態(tài)
- 6.7.1.69 CSI-2 錯誤數(shù)據(jù)通道 0 和 1
- 6.7.1.70 CSI-2 錯誤數(shù)據(jù)通道 2 和 3
- 6.7.1.71 CSI-2 錯誤時鐘通道
- 6.7.1.72 CSI-2 數(shù)據(jù)包報頭數(shù)據(jù)
- 6.7.1.73 數(shù)據(jù)包標(biāo)頭字計數(shù) 0
- 6.7.1.74 數(shù)據(jù)包標(biāo)頭字計數(shù) 1
- 6.7.1.75 CSI-2 ECC
- 6.7.1.76 IND_ACC_CTL
- 6.7.1.77 IND_ACC_ADDR
- 6.7.1.78 IND_ACC_DATA
- 6.7.1.79 FPD3_TX_ID0
- 6.7.1.80 FPD3_TX_ID1
- 6.7.1.81 FPD3_TX_ID2
- 6.7.1.82 FPD3_TX_ID3
- 6.7.1.83 FPD3_TX_ID4
- 6.7.1.84 FPD3_TX_ID5
- 6.7.2 間接訪問寄存器
- 6.7.1
主寄存器
- 7 應(yīng)用和實施
- 8 器件和文檔支持
- 9 修訂歷史記錄
- 10機(jī)械、封裝和可訂購信息
封裝選項
機(jī)械數(shù)據(jù) (封裝 | 引腳)
- RHB|32
散熱焊盤機(jī)械數(shù)據(jù) (封裝 | 引腳)
- RHB|32
訂購信息
6.4.2 模式
DS90UB935-Q1 可在四種可選擇模式之一下運(yùn)行。用戶可以在上電期間向 MODE 引腳施加偏置電壓，以在默認(rèn)模式下運(yùn)行。要設(shè)置該電壓，可在 VDDPLL 和 GND 之間使用電位分壓器來施加適當(dāng)?shù)钠?。該電位分壓器?yīng)以 VDDD 引腳上的電位為基準(zhǔn)。上電后，可以通過寄存器訪問讀取或更改 MODE。
圖 6-7 MODE 配置表 6-10 Strap 配置模式選擇
| 模式選擇 | VTARGET 電壓范圍 | VTARGET 配置電壓 | 建議的 STRAP 配置電阻器 (1% TOL) | 說明 | ||||
|---|---|---|---|---|---|---|---|---|
| 模式 | 名稱 | 最小比率 | 比率典型值 | 比率最大值 | V(VDD) = 1.8V | RHIGH (k?) | RLOW (k?) | |
| 0 | 同步 | 0 | 0 | 0.133 x V(VDD) | 0 | 開路 | 10 | CSI-2 同步模式 – 源自解串器的 FPD-Link III 時鐘基準(zhǔn)。 |
| 2 | 非同步外部時鐘 | 0.288 x V(VDD) | 0.325 x V(VDD) | 0.367 x V(VDD) | 0.586 | 75 | 35.7 | CSI-2 非同步時鐘 – 源自 CLKIN 引腳上的外部時鐘基準(zhǔn)輸入的 FPD-Link III 時鐘基準(zhǔn)。 |
| 3 | 非同步內(nèi)部時鐘 | 0.412 x V(VDD) | 0.443 x V(VDD) | 0.474 x V(VDD) | 0.792 | 71.5 | 56.2 | CSI-2 非同步 – 源自內(nèi)部 AON 時鐘的 FPD-Link III 時鐘基準(zhǔn)。 |
| 5 (1) | DVP 模式 | 0.642 x V(VDD) | 0.673 x V(VDD) | 0.704 x V(VDD) | 1.202 | 39.2 | 78.7 | 具有外部時鐘的 DVP。 |
(1) DS90UB934-Q1 和 DS90UB914A-Q1 解串器還包含一個 Mode 引腳 (21)。不過，解串器上的 MODE 引腳會確定預(yù)期的數(shù)據(jù)格式：RAW10、RAW12 LF 或 RAW12 HF。請注意，DS90UB935-Q1 不支持 RAW12 LF。