ZHCSJR0A October 2018 – MAY 2019 DRV8876
PRODUCTION DATA.
請參考 PDF 數據表獲取器件具體的封裝圖。
如果 PMODE 引腳在加電時處于邏輯高電平狀態，器件將鎖存至 PWM 模式。PWM 模式允許 H 橋進入高阻抗狀態，而不會將 nSLEEP 引腳設置為邏輯低電平。Table 4 顯示了 PWM 模式的真值表。
| nSLEEP | IN1 | IN2 | OUT1 | OUT2 | 說明 |
|---|---|---|---|---|---|
| 0 | X | X | Hi-Z | Hi-Z | 睡眠（H 橋高阻抗） |
| 1 | 0 | 0 | Hi-Z | Hi-Z | 滑行（H 橋高阻抗） |
| 1 | 0 | 1 | L | H | 后退 (OUT2 → OUT1) |
| 1 | 1 | 0 | H | L | 前進 (OUT1 → OUT2) |
| 1 | 1 | 1 | L | L | 制動（低側慢速衰減） |