ZHCSRW0B February 2023 – December 2024 AM68 , AM68A
PRODUCTION DATA
請(qǐng)參考 PDF 數(shù)據(jù)表獲取器件具體的封裝圖。
| 模式 | OSPI_PHY_CONFIGURATION_REG 位字段 | 延遲值 |
|---|---|---|
| 所有模式 | PHY_CONFIG_TX_DLL_DELAY_FLD | 0x0 |
| PHY_CONFIG_RX_DLL_DELAY_FLD | 0x0 |
| 編號(hào) | 參數(shù) | 說(shuō)明 | 模式 | 最小值 | 最大值 | 單位 |
|---|---|---|---|---|---|---|
| O21 | tsu(D-LBCLK) | 建立時(shí)間,在有效 LBCLK 輸入 (DQS) 邊沿之前 D[i:0] 有效(1) | 1.8V,外部電路板環(huán)回 | 0.6 | ns | |
| 3.3V,外部電路板環(huán)回 | 0.9 | ns | ||||
| O22 | th(LBCLK-D) | 保持時(shí)間,在有效 LBCLK 輸入 (DQS) 邊沿之后 D[i:0] 有效(1) | 1.8V,外部電路板環(huán)回 | 1.7 | ns | |
| 3.3V,外部電路板環(huán)回 | 2 | ns |
圖 6-103 OSPI 時(shí)序要求 - SDR,外部環(huán)回時(shí)鐘