ZHCSRW0B February 2023 – December 2024 AM68 , AM68A
PRODUCTION DATA
本節介紹了具有特定連接要求的封裝焊球和未使用封裝焊球的連接要求。
需要補充說明的是,“保持未連接狀態”或“無連接”(NC) 表示這些器件焊球編號不能連接任何信號布線。
表 5-115 按焊球名稱和焊球編號顯示了特定信號的連接要求。
| 焊球 編號 |
焊球名稱 | 連接要求 |
|---|---|---|
| H28 | WKUP_OSC0_XI | 這些焊球每一個均必須通過單獨的外部拉電阻器連接到 VSS,以確保這些焊球會保持為有效的邏輯低電平(如果未使用)。 |
| M28 | OSC1_XI | |
| B28 | TRSTN | |
| G1 | DDR0_DQS0P | |
| L1 | DDR0_DQS1P | |
| V1 | DDR0_DQS2P | |
| AB1 | DDR0_DQS3P | |
| A16 | DDR1_DQS0P | |
| A13 | DDR1_DQS1P | |
| A6 | DDR1_DQS2P | |
| A3 | DDR1_DQS3P | |
| T8 | DDR0_RET | |
| J10 | DDR1_RET | |
| H23 | VMON1_ER_VSYS | |
| L18 | VMON6_IR_VEXT0P8 | |
| L22 | VMON3_IR_VEXT1P8 | |
| M18 | VMON2_IR_VCPU | |
| N19 | VMON4_IR_VEXT1P8 | |
| N20 | VMON5_IR_VEXT3P3 | |
| L25 | MCU_ADC0_AIN0 | 這些焊球每一個均可以通過單獨的外部拉電阻器連接到 VSS,或者可以直接連接到 VSS,以確保這些焊球會保持為有效的邏輯低電平(如果未使用)。 |
| K25 | MCU_ADC0_AIN1 | |
| M24 | MCU_ADC0_AIN2 | |
| L24 | MCU_ADC0_AIN3 | |
| L27 | MCU_ADC0_AIN4 | |
| K24 | MCU_ADC0_AIN5 | |
| M27 | MCU_ADC0_AIN6 | |
| M26 | MCU_ADC0_AIN7 | |
| P25 | MCU_ADC1_AIN0 | |
| R25 | MCU_ADC1_AIN1 | |
| P28 | MCU_ADC1_AIN2 | |
| P27 | MCU_ADC1_AIN3 | |
| N25 | MCU_ADC1_AIN4 | |
| P26 | MCU_ADC1_AIN5 | |
| N26 | MCU_ADC1_AIN6 | |
| N27 | MCU_ADC1_AIN7 | |
| AC10 | SERDES0_REXT | 這些焊球每一個均必須通過單獨的外部拉電阻器連接到 VSS,以確保這些焊球會保持為有效的邏輯低電平(如果未使用)。有關每個信號的拉電阻器的適當阻值,請參閱信號說明腳注。 |
| AC18 | CSI0_RXRCALIB | |
| AC21 | CSI1_RXRCALIB | |
| R8 | DDR0_CAL0 | |
| E8 | DDR1_CAL0 | |
| AC13 | DSI0_TXRCALIB | |
| AC15 | DSI1_TXRCALIB | |
| AA6 | USB0_RCALIB | |
| A26 | MCU_RESETZ | 這些焊球每一個均必須通過單獨的外部拉電阻器連接到相應的電源,以確保這些焊球保持為有效的邏輯高電平(如果未使用)。 |
| G23 | MCU_PORZ | |
| K23 | PORZ | |
| A24 | RESET_REQZ | |
| A25 | TCK | |
| AG27 | TMS | |
| G24 | MCU_I2C0_SCL | |
| H24 | WKUP_I2C0_SCL | |
| H27 | WKUP_I2C0_SDA | |
| J25 | MCU_I2C0_SDA | |
| AE24 | I2C0_SDA | |
| AH25 | I2C0_SCL | |
| AG24 | EXTINTN | |
| AG28 | TDI | |
| AE26 | TDO | |
| A27 | EMU0 | |
| C26 | EMU1 | |
| H1 | DDR0_DQS0N | |
| M1 | DDR0_DQS1N | |
| U1 | DDR0_DQS2N | |
| AC1 | DDR0_DQS3N | |
| A15 | DDR1_DQS0N | |
| A12 | DDR1_DQS1N | |
| A7 | DDR1_DQS2N | |
| A2 | DDR1_DQS3N | |
| H22 | VPP_MCU | 如果未使用,這些焊球中的每一個都必須保持未連接狀態。 |
| V22 | VPP_CORE | |
| AF1 | MMC0_CALPAD | |
| DDR0_* |
必須始終按遞增順序使用 DDRSS0 和 DDRSS1。例如,使用單個 LPDDR 元件時,該元件必須 連接到 DDR0_* 接口。當使用兩個 LPDDR 元件時,它們必須連接到 DDR0_* 和 DDR1_* 接口。 |
|
| DDR1_* |
表 5-116 顯示了針對器件上的保留焊球編號的特定連接要求。
需要補充說明的是,“保持未連接狀態”或“無連接”(NC) 表示這些器件焊球編號不能連接任何信號布線。
| 焊球編號 | 連接要求 |
|---|---|
| AB22/AC12/AC14/AC16/AC17/AC19/AC20/AC23/AD10/AD11/AD12/AD5/AE11/F13/G11/G21/H25/K28/L23/L26/N28/N8/T7 | 保留。 這些焊球必須保持未連接狀態。 |