6.10.2.4 隔離式 MCU 域和 Main 域上電時序

隔離式 MCU 域和 Main 電壓域可使 SoC 的 MCU 和 Main 處理器子系統獨立運行。SoC 的 PDN 設計可能需要支持獨立的 MCU 和 Main 處理器功能，這有 2 個原因。首先要提供靈活性以啟用 SoC 低功耗模式，這種模式可以在不需要處理器運行時顯著降低 SoC 功耗。其次要實現穩健性，以便在發生影響 MCU 和 Main 處理器子系統的單個故障時確保無干擾 (FFI)，這一點在將 SoC 的 MCU 用作系統安全監控處理器時特別有用。所需的額外 PDN 電源軌數量取決于不同 MCU IO 信令電壓電平的數量。如果僅使用 1.8V IO 信令，則只需要 2 個額外的電源軌。如果同時需要 1.8V 和 3.3V IO 信令，則可能需要 4 個額外的電源軌。

A. 時間戳標記：

T0 - 所有 3.3V 電壓開始電源斜升至 V_{OPR MIN}。(0ms)
T1 - 所有 1.8V 電壓開始電源斜升至 V_{OPR MIN}。(2ms)
T2 - 所有內核電壓開始電源斜升至 V_{OPR MIN}。(3ms)
T3 - 所有 RAM 陣列電壓開始電源斜升至 V_{OPR MIN}。(4ms)
T4 - OSC1 保持穩定，PORz/MCU_PORz 置為無效以從復位狀態釋放處理器。(13ms)

B. 任何 MCU 或 Main 雙電壓 IO 電源（VDDSHVn_MCU 或 VDDSHVn）由 3.3V 電壓供電以支持 3.3V 數字接口。由于 PDN 設計使用具有不同開通和斜升延時時間的不同電源，因此少數電源在 T0 和 T1 之間的啟動時間可能會有所不同。

C. 任何 MCU 或 Main 雙電壓 IO 電源（VDDSHVn_MCU 或 VDDSHVn）由 1.8V 電壓供電以支持 1.8V 數字接口。使用 eMMC 存儲器時，由于 PDN 設計將電源與 VDD_MMC0 組合在一起，因此 Main 1.8V 電源的延遲啟動時間可能與 T3 相一致。

D. VDDSHV5 支持 SD 存儲卡的 MMC1 信號。如果需要實現合規的 UHS-I SD 卡運行，則需要獨立的雙電壓 (3.3V/1.8V) 電源和電源軌。斜升至 3.3V 的開始時間與所示的其他 3.3V 域相同。如果不需要 SD 卡或可以接受具有固定 3.3V 工作電壓的標準數據速率，則可以將電源與數字 IO 3.3V 電源軌組合在一起。如果 SD 卡能夠在固定 1.8V 的電壓下運行，則可以將電源與數字 IO 1.8V 電源軌組合在一起。

E. VDDA_3P3_USB 是用于 USB 2.0 差分接口信號傳輸的 3.3V 模擬電源。建議使用低噪聲模擬電源來提供最佳信號完整性，以確保 USB 數據眼罩合規性。斜升至 3.3V 的開始時間與所示的其他 3.3V 域相同。如果不需要 USB 接口或可以容忍數據位錯誤，則可以直接或通過電源濾波器將電源與 3.3V 數字 IO 電源軌組合在一起。

F. VDDA_1P8_<clk/pll/ana> 是 1.8V 模擬域，支持需要使用低噪聲電源實現最佳性能的時鐘振蕩器、PLL 和模擬電路。不建議將數字 VDDSHVn_MCU 和 VDDSHVn IO 域組合在一起，因為高頻開關噪聲會對時鐘、PLL 和 DLL 信號的抖動性能產生負面影響。應避免組合模擬 VDDA_1p8_<phy> 域，但如果組合在一起，則需要進行內嵌式鐵氧體磁珠電源濾波。

G. VDDA_1P8_<phy> 是 1.8V 模擬域，支持多個串行 PHY 接口。建議使用低噪聲模擬電源來提最佳信號完整性、接口性能和規格符合性。如果不需要這些接口中的任何一個，可以容忍數據位錯誤或不合規運行，則可以直接或通過內嵌式電源濾波器將域與數字 IO 1.8V 電源軌組合在一起。

H. VDDA_0P8_<dll/pll> 是 0.8V 模擬域，支持需要使用低噪聲電源以實現最佳性能的 PLL 和 DLL 電路。不建議將這些域與任何其他 0.8V 域組合在一起，因為高頻開關噪聲會對 PLL 和 DLL 信號的抖動性能產生負面影響。

I. VDD_MCU 是一個具有寬工作電壓范圍的數字電壓域，因此可將其與 VDDAR_MCU 域或 VDD_CORE 組合在一起；對于“隔離式 MCU 和 Main 域上電時序”，VDD_MCU 可與 VDDAR_MCU 組合在一起；VDD_MCU 必須在 T2 前斜升。如果 VDDAR_MCU 未與 VDD_MCU 組合在一起，則 VDDAR_MCU 必須在 T3 處斜升。

J. 在所示的最短建立時間和保持時間內，在上電序列期間將 MCU_PORz 和 PORz 置為高電平有效，從而將 MCU_BOOTMODEn（參考 MCU_VDDSHV0）和 BOOTMODEn（參考 VDDSHV2）設置鎖存到寄存器中。

K. 從晶體振蕩器電路通電（T1 處的 VDDA_OSC1）直至達到穩定時鐘頻率所需的最短時間取決于晶體振蕩器、電容器參數和 PCB 寄生值。此處顯示的是由 (T4 – T1) 時間戳定義的 10ms 保守時間。根據客戶的時鐘電路（即晶體振蕩器或時鐘發生器）和 PCB 設計，這一時間可以減少。

圖 6-5 隔離式 MCU 域和 Main 域，初級上電序列