ZHCST23 December 2024 ADC168M102R-SEP
PRODUCTION DATA
6.3.1.6 REFIOx
ADC168M102R-SEP 包括一個低漂移 2.5V 內部基準源。這個源將饋入 2 個由寄存器控制的 10 位串型 DAC。通過采用這種架構，REFIOx 上的基準電壓可在 2.44mV 階躍下進行編程并根據應用要求進行調整，而無需額外的外部組件。實際輸出電壓使用 方程式 3計算，其中 CODE 是 REFDACx 寄存器內容的十進制值：
基準 DAC 在代碼 508 (0x1FC) 處有一次固定轉換。在此代碼處，DAC 顯示傳遞函數高達 10mV 的跳變。表 6-3 列出了一些內部基準 DAC 設置的示例。但是，為了提供適當的性能，請勿將 REFDACx 輸出電壓設為低于 0.5V。
| VREFOUT（標稱值） | 十進制代碼 | 二進制代碼 | 十六進制 代碼 |
|---|---|---|---|
| 0.5000V | 205 | 00 1100 1101 | 0CDh |
| 1.2429V | 507 | 01 1111 1100 | 1FBh |
| 1.2427V | 508 | 01 1111 1101 | 1FCh |
| 2.5000V | 1023 | 11 1111 1111 | 3FFh |
每個 REFIOx 輸出端上至少需要 22μF 電容才能讓基準保持穩定。如果連接了基準電容，穩定時間為 8ms（最大值）。基準電容值太小會降低器件的 DNL、INL 和交流性能。默認情況下，兩個基準輸出端都會被禁用，并且上電后各自的值將設置為 2.5V。
對于使用外部基準源的應用場景，會使用 CONFIG 寄存器中的 RPD 位禁用內部基準（默認）（請參閱 數字部分）。REFIOx 引腳直接連接至 ADC 上；因此，內部開關會在該引腳上產生信號尖峰。因此，應將外部 22μF 電容器連接至模擬接地端 (AGND) 以穩定基準輸入電壓。
讓禁用的 REFIOx 引腳保持懸空或直接連接至 AGND 或 RGND 上。
可使用 REFCM 寄存器中的 Rxx 位分別選擇每個基準 DAC 輸出端作為每個通道輸入的源。圖 6-3 顯示了內部電路的簡化框圖。
圖 6-3 基準選擇電路