ZHCST23 December 2024 ADC168M102R-SEP
PRODUCTION DATA
6.5.2.2 模式 II（僅限半時鐘模式）
當 M0 = 0 且 M1 = 1 時，ADC168M102R-SEP 也會在手動通道控制模式下運行。在該模式下，僅當 SDOB 設置為高阻抗時，該器件才在 SDOA 引腳上輸出數據。所有其它引腳的工作方式與模式 I 中的工作方式一樣。
在半時鐘模式下，該器件執行完整的讀取周期需要 2μs。之所以有此要求，是因為需要 40 個時鐘周期才能輸出兩個 ADC 的結果（而不是 M1 = 0 時所需的 20 個周期）。如 圖 6-6 所示,如果像模式 I 一樣，每 1.0μs（RD 信號需要）發出一次 CONVST 信號，則每隔一個脈沖忽略一次。確保 CONVST 和 RD 信號不超過一個時鐘周期，以提供正常功能并避免輸出數據損壞。
該運行模式不支持全時鐘模式。
輸出數據由 0、ADC 指示符和 16 位轉換結果組成，后接尾零。對于 CHAx，ADC 指示符為 0；對于 CHBx，ADC 指示符為 1。
該模式用于全差分或偽差分輸入。僅當 CID 為 0 時，通道信息在全差分模式下有效。當通道位在偽差分模式下無效時，CID 包含正確的 ADC 信息。在該模式下，FIFO 不可用。
對 FE、SR、PDE 和 CID 寄存器位的更改從下一次轉換開始激活，并延遲一次讀取訪問。
每隔一個 RD 脈沖更新一次寄存器設置。如 圖 6-6 所示，將這些脈沖與啟動轉換的脈沖或讀取通道 B 的轉換結果的脈沖對齊。
圖 6-6 模式 II 時序（M0 = 0，M1 = 1，PDE = 0，CID = 0，偽差分示例）