ZHCST23 December 2024 ADC168M102R-SEP
PRODUCTION DATA
當(dāng) M0 和 M1 引腳均設(shè)置為 0 時(shí),該器件進(jìn)入手動(dòng)通道控制操作,并相應(yīng)地在 SDOA 和 SDOB 上輸出數(shù)據(jù)。SDI 引腳在兩個(gè)通道之間切換,如相應(yīng)的時(shí)序圖所示。將 CONVST 置為高電平可啟動(dòng)轉(zhuǎn)換程序。
當(dāng)出現(xiàn)上升 CONVST 沿時(shí),該器件會(huì)以異步方式將外部時(shí)鐘從采樣模式切換至保持模式。BUSY 輸出引腳變?yōu)楦唠娖剑⒃谵D(zhuǎn)換周期期間保持高電平。在第二個(gè)時(shí)鐘周期的下降沿處,該器件會(huì)鎖定通道,以便進(jìn)行下一個(gè)轉(zhuǎn)換周期。此鎖定動(dòng)作取決于 CONFIG 寄存器位 C[1:0] 的狀態(tài)。將 CS 設(shè)為低電平,可啟用兩個(gè)串行輸出端。每次轉(zhuǎn)換,數(shù)據(jù)在每 20 個(gè)時(shí)鐘周期的下降沿處有效。前兩個(gè)位設(shè)置為 0。如 圖 6-5所示,后續(xù)數(shù)據(jù)包含 16 位轉(zhuǎn)換結(jié)果(最高有效位首先傳輸),后跟尾零。
此模式用于全差分或偽差分輸入;在這兩種情況下,如果 CID 為 0,通道信息位均為 00。在該模式下,F(xiàn)IFO 不可用。