ZHCST23 December 2024 ADC168M102R-SEP

PRODUCTION DATA

封裝選項

7 寄存器映射

ADC168M102R-SEP 的運行由本節所述的一組寄存器進行控制。表 7-1 顯示了寄存器映射。使用串行數據輸入 (SDI) 引腳設置這些 16 位寄存器的內容。該引腳耦合至 RD 并在每個時鐘下降沿處將時鐘數據存儲到器件中。所有數據的傳輸都是 MSB 優先。在完成 16 個時鐘周期的寫入訪問操作之后，所有寄存器更新都隨時鐘上升沿激活。

表 7-1 寄存器映射

寄存器	位 15	位 13	位 11	位 10	位 9	位 8	位 7	位 6	位 5	位 4	位 3	位 2	位 1	位 0
CONFIG	C[1:0]	R[1:0]	PD[1:0]		FE	SR	FC	PDE	CID	CE	A[3:0]
REFDAC1	保留			RPD	D[9:0]
REFDAC2	保留			RPD	D[9:0]
SEQFIFO	S[1:0]	SL[1:0]	C11	C10	C21	C20	C31	C30	C41	C40	SP1	SP0	FD1	FD0
REFCM	CMB[3:0]		CMA[3:0]				RB[3:0]				RA[3:0]

要更新 CONFIG 寄存器，需要執行一次寫入訪問。要更新其他寄存器的內容，需要使用適當的寄存器地址（位 A[3:0]）對控制寄存器進行一次寫入訪問。隨后會對實際寄存器進行寫入訪問。圖 7-1 展示了這些寄存器的更新示意圖。在通過單個寄存器寫入訪問發出寄存器讀取訪問命令時更新 CONFIG 寄存器內容。例如，當激活 REFDAC1 寄存器讀取訪問時，將器件模式更改為全時鐘模式。全時鐘模式在 CONFIG 寄存器更新的第 16 個時鐘周期變為活動狀態。然后，根據全時鐘模式時序顯示 REFDAC1 數據。

要驗證寄存器內容，使用 CONFIG 寄存器位 A[3:0] 發出讀取訪問命令。對基準 DAC 進行編程 部分根據驗證基準 DAC 寄存器設置的示例對上述訪問操作進行了說明。使用下一個讀取命令，即可始終獲取 SDOA 上的寄存器內容。例如，如果使用 FIFO，那么在 FIFO 讀取訪問完成后，寄存器內容將會呈現出來（更多詳細信息，可參閱表 7-5）。完成讀取或寫入訪問總共需要 40 個時鐘周期，在此期間不允許對 CONFIG 寄存器進行新的訪問。

ADC168M102R-SEP 更新內部寄存器設置（示例：半時鐘模式，CID = 1）

圖 7-1 更新內部寄存器設置（示例：半時鐘模式，CID = 1）

配置 (CONFIG) 寄存器

配置寄存器用于選擇輸入通道、激活斷電模式以及訪問定序器和 FIFO、選擇基準和訪問基準 DAC 寄存器。

圖 7-2 Config：配置寄存器（默認 = 0000h）

15 (MSB)	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0 (LSB)
C[1:0]		R[1:0]		PD[1:0]		FE	SR	FC	PDE	CID	CE	A[3:0]
R/W-0h		R/W-0h		R/W-0h		R/W-0h	R/W-0h	R/W-0h	R/W-0h	R/W-0h	R/W-0h	R/W-0h

表 7-2 Config 寄存器字段說明

位	字段	類型	復位	說明
15:14	C[1:0]	R/W	0h	輸入通道選擇。這些位根據 PDE 位的狀態控制多路復用器的輸入選擇。如果 PDE = 0（默認），多路復用器處于全差分模式，位 C[1:0] 會通過以下方式控制輸入多路復用器： 0x = 轉換輸入端 CHx0P/CHx0N 的模擬信號（默認）。 1x = 轉換輸入端 CHx1P/CHx1N 的模擬信號。如果 PDE = 1，多路復用器處于偽差分模式，位 C[1:0] 會通過以下方式控制輸入多路復用器： 00 = 輸入端 CHx0 的模擬信號與所選 CMx 或 REFIOx 比較后進行轉換（默認）。 01 = 輸入端 CHx1 的模擬信號與所選 CMx 或 REFIOx 比較后進行轉換。 10 = 輸入端 CHx2 的模擬信號與所選 CMx 或 REFIOx 比較后進行轉換。 11 = 輸入端 CHx3 的模擬信號與所選 CMx 或 REFIOx 比較后進行轉換。
13:12	R[1:0]	R/W	0h	配置寄存器更新控制。這些位控制對 CONFIG 寄存器的訪問。 00 = 如果 M0 為 0，則僅更新輸入選擇位 C[1:0]；如果 M0 為 1，則無操作（默認）。 01 = 更新已啟用的 CONFIG 寄存器的全部內容。 10 = 保留以用于出廠測試；請勿使用。更改可能會導致器件出現錯誤行為。 11 = 如果 M0 為 0，則僅更新輸入選擇位 C[1:0]；如果 M0 為 1，則無操作。
11:10	PD[1:0]	R/W	0h	斷電控制。這些位控制器件的不同斷電模式。 00 = 正常運行（默認）。 01 = 器件處于斷電模式（更多詳細信息，可參閱斷電模式和復位部分）。 10 = 器件處于睡眠斷電模式（有關詳細信息，請參閱斷電模式和復位部分）。 11 = 器件處于自動睡眠斷電模式（有關詳細信息，請參閱斷電模式和復位部分）。
9	FE	R/W	0h	FIFO 啟用控制。 0 = 禁用內部 FIFO（默認）。 1 = 啟用內部 FIFO。FIFO 的深度由 SEQFIFO 寄存器位 FD[1:0] 控制。
8	SR	R/W	0h	特殊讀取模式控制。 0 = 禁用特殊讀取模式（默認）。 1 = 啟用特殊讀取模式；更多詳細信息，可參閱圖 6-7 和圖 6-10。
7	FC	R/W	0h	全時鐘模式運行控制。 0 = 禁用全時鐘模式運行（默認）；有關詳細信息，請參閱圖 5-1。 1 = 啟用全時鐘模式運行；有關詳細信息，請參閱圖 5-2。
6	PDE	R/W	0h	偽差分模式運行啟用。 0 = 2x2 全差分運行（默認）。 1 = 4x2 偽差分運行。
5	CID	R/W	0h	通道信息禁用。 0 = SDOx 上顯示通道信息，隨后顯示轉換結果或寄存器內容（默認）。 1 = SDOx 上顯示 RD 下降沿后立刻顯示轉換數據或寄存器內容。
4	CE	R/W	0h	2 位計數器啟用（請參閱圖 7-3）。 0：內部計數器處于禁用狀態（默認）。1：在 SDOx 上顯示轉換結果之前可用計數器值（只有當 CID = 0 時才為活動狀態）。
3:0	A[3:0]	R/W	0h	寄存器訪問控制。這些位可用于讀取 CONFIG 寄存器的內容并控制對器件其余寄存器的訪問。 x000 = 僅更新 CONFIG 寄存器內容（默認） 0001 = 在下一次訪問時讀取 SDOA 上的 CONFIG 寄存器內容（請參閱圖 7-1）。 x010 = 在下一次訪問時寫入 REFDAC1 寄存器（請參閱圖 7-1）。 0011 = 在下一次訪問時讀取 SDOA 上的 REFDAC1 寄存器內容（請參閱圖 7-1）。 0100 = 生成器件的軟件復位。 X101 = 在下一次訪問時寫入 REFDAC2 寄存器（請參閱圖 7-1）。 0110 = 在下一次訪問時讀取 SDOA 上的 REFDAC2 寄存器內容（請參閱圖 7-1）。 x111 = 僅更新 CONFIG 寄存器內容。 1001 = 在下一次訪問時寫入 SEQFIFO 寄存器（請參閱圖 7-1）。 1011 = 在下一次訪問時讀取 SDOA 上的 SEQFIFO 寄存器內容（請參閱圖 7-1）。 1100 = 在下一次訪問時寫入 REFCM 寄存器（請參閱圖 7-1）。 1110 = 在下一次訪問時讀取 SDOA 上的 REFCM 寄存器內容（請參閱圖 7-1）。

ADC168M102R-SEP 2 位計數器功能（半時鐘模式、手動通道控制、CID = 0）

圖 7-3 2 位計數器功能（半時鐘模式、手動通道控制、CID = 0）

REFDAC1 和 REFDAC2 寄存器

利用兩個基準 DAC 寄存器可為連接到 REFIO1和 REFIO2 引腳的每個輸出串型 DAC 啟用和設置適當的值。

圖 7-4 REFDAC1 控制寄存器（默認 = 07FFh）

15 (MSB)	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0 (LSB)
保留					RPD	D[9:0]
R/W-0h					R/W-1h	R/W-3FFh

表 7-3 REFDAC1 寄存器字段說明

位	字段	類型	復位	說明
15:11	保留	R/W	0h	未使用；始終設置為 0。
10	RPD	R/W	1h	DAC1 斷電。 0 = 內部基準路徑 1 啟用，基準電壓在 REFIO1 引腳上可用。 1 = 內部基準路徑禁用（默認）。
9:0	D[9:0]	R/W	3FFh	DAC1 設置位。這些位對應于內部基準 DAC 的設置（比較 REFIO 部分）。D9 位是 DAC 的 MSB 值。默認值為 3FFh（標稱值為 2.5V）。

圖 7-5 REFDAC2 控制寄存器（默認 = 07FFh）

15 (MSB)	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0 (LSB)
保留					RPD	D[9:0]
R/W-0h					R/W-1h	R/W-3FFh

表 7-4 REFDAC2 寄存器字段說明

位	字段	類型	復位	說明
15:11	保留	R/W	0h	未使用；始終設置為 0。
10	RPD	R/W	1h	DAC2 斷電。 0 = 內部基準路徑 2 啟用，基準電壓在 REFIO2 引腳上可用。 1 = 內部基準路徑禁用（默認）。
9:0	D[9:0]	R/W	3FFh	DAC2 設置位。這些位對應于內部基準 DAC 的設置（比較 REFIO 部分）。D9 位是 DAC 的 MSB 值。默認值為 3FFh（標稱值為 2.5V）。

定序器/FIFO (SEQFIFO) 寄存器

ADC168M102R-SEP 具有一個可編程定序器，僅在偽差分自動通道選擇模式下控制 ADC 輸入多路復用器的開關。使用該器件時，單個讀取脈沖會讀取所有存儲的轉換數據。整個序列的轉換需要一個 CONVST 來控制。如果使用定序器，則該器件可分別控制 CONVST 和 RD（請參閱圖 7-7 和圖 7-8）。

此外，每個通道上都提供一個可編程 FIFO，可存儲多達四個轉換結果。使用該寄存器就可控制這兩項功能。如果使用 FIFO，則該器件可分別控制 CONVST 和 RD。激活此功能后，請確保 FIFO 已滿，然后再執行首次讀取。

如果 FIFO 已滿且開始新的轉換，則內容將被移動 1 位且最先的結果將丟失。僅當使用了定序器時，FIFO 中的全部內容才會丟失（即所有位都自動設為 0）。FIFO 的使用與定序器無關。如果兩者都使用，應在從 FIFO 中讀取數據之前完成整個序列；否則數據可能被損壞。

表 7-5 詳細介紹了根據自動通道選擇模式中的 FIFO 設置示值讀數的要求。

表 7-5 FIFO 模式下轉換結果的讀出

自動通道選擇
輸入信號類型	FE = 0	FE = 1
全差分輸入模式	讀取周期長度 = 1 個字。每次轉換后需要一個 RD 脈沖。	讀取周期長度 = 2 × FIFO 長度。整個 FIFO 內容需要一個 RD 脈沖。
偽差分輸入模式	讀取周期長度 = 1 個字。每次轉換后或完成序列后（如果 S1 = 1 和 S0 = 1）需要一個 RD 脈沖。	讀取周期長度 = 2 × 定序器長度 × FIFO 長度。整個 FIFO 內容需要一個 RD 脈沖。

圖 7-6 SEQFIFO：定序器和 FIFO 寄存器（默認= 0000h）⁽¹⁾

15 (MSB)	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0 (LSB)
S[1:0]		SL[1:0]		C1[1:0]		C2[1:0]		C3[1:0]		C4[1:0]		SP[1:0]		FD[1:0]
R/W-0h		R/W-0h		R/W-0h		R/W-0h		R/W-0h		R/W-0h		R/W-0h		R/W-0h

(1) 定序器僅用于偽差分模式。在設置 REFCM 寄存器之前設置該寄存器。

表 7-6 SEQFIFO 寄存器字段說明

位	字段	類型	復位	說明
15:14	S[1:0]	R/W	0h	定序器模式選擇（請參閱圖 7-7）僅限偽差分模式。利用這些位可以控制所需的 CONVST 數量以及定序器模式下 BUSY 引腳的行為。 0x = BUSY 指示每次轉換時需要一個單獨的 CONVST（默認）。 10 = BUSY 指示每次轉換時整個序列需要一個單獨的 CONVST（僅限半時鐘模式）。 11 = BUSY 在整個序列中保持高電平時需要一個單獨的 CONVST（僅限半時鐘模式）。
13:12	SL[1:0]	R/W	0h	定序器長度控制。這些位控制序列的長度。只有當 SL > 00 時，位 [11:6] 才為活動狀態。 00 = 請勿使用；改用模式 I 或 II，其中 M0 為 0（默認）。 01 = 定序器的長度為 2；C1x（位 [11:10]）和 C2x（位 [9:8]）定義實際通道選擇。 10 = 定序器長度為 3；C1x（位 [11:10]）、C2x（位 [9:8]）和 C3x（位 [7:6]）定義實際通道選擇。 11 = 定序器長度為 4；C1x（位 [11:10]）、C2x（位 [9:8]）、C3x（位 [7:6]）和 C4x（位 [5:4]）定義實際通道選擇。
11:10	C1[1:0]	R/W	0h	序列選擇位中的第一個通道。
9:8	C2[1:0]	R/W	0h	序列選擇位中的第二個通道。
7:6	C3[1:0]	R/W	0h	序列選擇位中的第三個通道。
5:4	C4[1:0]	R/W	0h	序列選擇位中的第四條通道。位 [11:4] 控制定序器模式下的偽差分輸入多路復用器通道選擇。選擇 00 = CHA0 和 CHB0 進行下一次轉換（默認）。 01 = 選擇 CHA1 和 CHB1 進行下一次轉換。 10 = 選擇 CHA2 和 CHB2 進行下一次轉換。 11 = 選擇 CHA3 和 CHB3 進行下一次轉換。
3:2	SP[1:0]	R/W	0h	序列位置位（只讀）。這些位指示定序器模式中偽差分輸入多路復用器的設置。 00 = 使用位 C1[1:0] 選擇的輸入會在 CONVST 的下一個上升沿轉換（默認）。 01 = 使用位 C2[1:0] 選擇的輸入會在 CONVST 的下一個上升沿轉換。 10 = 使用位 C3[1:0] 選擇的輸入會在 CONVST 的下一個上升沿轉換。 11 = 使用位 C4[1:0] 選擇的輸入將在 CONVST 的下一個上升沿轉換。
1:0	FD[1:0]	R/W	0h	FIFO 深度控制（請參閱圖 7-8）。如果 CONFIG 寄存器位 FE 為 1，則這些位控制內部 FIFO 的深度。 00 = 將每個通道的一個轉換結果存儲在 FIFO 中，用于突發讀取訪問（默認）。 01 = 將每個通道的兩個轉換結果存儲在 FIFO 中，用于突發讀取訪問。 10 = 將每個通道的三個轉換結果存儲在 FIFO 中，用于突發讀取訪問。 11 = 將每個通道的四個轉換結果存儲在 FIFO 中，用于突發讀取訪問。

圖 7-7 定序器模式

圖 7-8 FIFO 和定序器運行示例

基準和共模選擇 (REFCM) 寄存器

為了在簡化電路布局時靈活地調整偽差分模式下的共模電壓，由 ADC168M102R-SEP 提供該寄存器。該寄存器將其中一個 CMx 輸入分配為每個輸入信號的基準。根據寄存器設置，CMx 信號會在內部連接到每個 ADC 的相應負輸入端。

此外，該寄存器還會在全差分和偽差分模式下靈活分配一個內部基準 DAC 輸出端作為每個通道的基準。

圖 7-9 REFCM：基準和共模選擇寄存器（默認 = 0000h）⁽¹⁾

15 (MSB)	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0 (LSB)
CMB[3:0]				CMA[3:0]				RB[3:0]				RA[3:0]
R/W-0h				R/W-0h				R/W-0h				R/W-0h

(1) 在設置 SEQFIFO 寄存器后設置該寄存器。

表 7-7 REFCM 寄存器字段說明

位	字段	類型	復位	說明
15:8	CMxx	R/W	0h	共模源選擇位（每輸入通道）。這些位用于選擇 CMx 輸入引腳或內部基準源作為偽差分輸入端 B[3:0] 和 A[3:0] 的共模。所選的信號連接至相應 ADC 的負輸入端。 0 = 通過 CMx 提供外部共模源（默認）。 1 = 內部共模源 = REFIOx，具體取決于位 Rx[3:0] 的設置。
7	RB3	R/W	0h	偽差分模式下 CHB3 的內部基準 DAC 輸出選擇、或全差分模式下的通道 CHB1P、CHB1N。 0 = 選擇了內部基準源 REFIO1（默認）。 1 = 選擇了內部基準源 REFIO2。
6	RB2	R/W	0h	僅限偽差分模式下 CHB2 的內部基準 DAC 輸出選擇。 0 = 選擇了內部基準源 REFIO1（默認）。 1 = 選擇了內部基準源 REFIO2。
5	RB1	R/W	0h	僅限偽差分模式下 CHB1 的內部基準 DAC 輸出選擇。 0 = 選擇了內部基準源 REFIO1（默認）。 1 = 選擇了內部基準源 REFIO2。
4	RB0	R/W	0h	偽差分模式下 CHB0 的內部基準 DAC 輸出選擇、或全差分模式下的通道 CHB0P、CHB0N。 0 = 選擇了內部基準源 REFIO1（默認）。 1 = 選擇了內部基準源 REFIO2。
3	RA3	R/W	0h	偽差分模式下 CHA3 的內部基準 DAC 輸出選擇、或全差分模式下的通道 CHA1P、CHA1N。 0 = 選擇了內部基準源 REFIO1（默認）。 1 = 選擇了內部基準源 REFIO2。
2	RA2	R/W	0h	僅限偽差分模式下 CHA2 的內部基準 DAC 輸出選擇。 0 = 選擇了內部基準源 REFIO1（默認）。 1 = 選擇了內部基準源 REFIO2。
1	RA1	R/W	0h	僅限偽差分模式下 CHA1 的內部基準 DAC 輸出選擇。 0 = 選擇了內部基準源 REFIO1（默認）。 1 = 選擇了內部基準源 REFIO2。
0	RA0	R/W	0h	偽差分模式下 CHA0 的內部基準 DAC 輸出選擇、或全差分模式下的通道 CHA0P、CHA0N。 0 = 選擇了內部基準源 REFIO1（默認）。 1 = 選擇了內部基準源 REFIO2。

封裝選項

機械數據 (封裝 | 引腳)

散熱焊盤機械數據 (封裝 | 引腳)

訂購信息

7 寄存器映射

配置 (CONFIG) 寄存器

REFDAC1 和 REFDAC2 寄存器

定序器/FIFO (SEQFIFO) 寄存器

基準和共模選擇 (REFCM) 寄存器