ZHCST23 December 2024 ADC168M102R-SEP
PRODUCTION DATA
| 引腳 | 類型(1) | 說明 | |
|---|---|---|---|
| 名稱 | 編號 | ||
| AGND | 12,30 | P | 模擬地。連接至模擬接地層。 |
| AVDD | 13,29 | P | 模擬電源,2.7V 至 5.5V。使用 1μF 陶瓷電容器解耦至 AGND。 |
| BUSY | 23 | DO | 轉換器忙線指示器。當輸入端處于保持模式時,BUSY 變為高電平,并在轉換完成后恢復為低電平。 |
| CHA0N/CHA0 | 8 | AI | 全差分反相模擬輸入通道 A1 或偽差分輸入 A0 |
| CHA0P/CHA1 | 7 | AI | 全差分非反相模擬輸入通道 A1 或偽差分輸入 A1 |
| CHA1N/CHA2 | 6 | AI | 全差分反相模擬輸入通道 A1 或偽差分輸入 A2 |
| CHA1P/CHA3 | 5 | AI | 全差分非反相模擬輸入通道 A1 或偽差分輸入 A3 |
| CHB0N/CHB0 | 4 | AI | 全差分反相模擬輸入通道 B0 或偽差分輸入 B0 |
| CHB0P/CHB1 | 3 | AI | 全差分非反相模擬輸入通道 B0 或偽差分輸入 B1 |
| CHB1N/CHB2 | 2 | AI | 全差分反相模擬輸入通道 B1 或偽差分輸入 B2 |
| CHB1P/CHB3 | 1 | AI | 全差分非反相模擬輸入通道 B1 或偽差分輸入 B3 |
| 時鐘 | 22 | DI | 外部時鐘輸入。范圍為半時鐘模式下的 0.5MHz 至 20MHz 或全時鐘模式下的 1MHz 至 40MHz。 |
| CMA | 31 | AI | 通道 Ax 的共模電壓輸入(僅限偽差分模式)。 |
| CMB | 32 | AI | 通道 Bx 的共模電壓輸入(僅限偽差分模式)。 |
| CONVST | 19 | DI | 轉換開始。ADC 在 CONVST 的上升沿從采樣模式切換到保持模式。此后,轉換從時鐘引腳的下一個上升沿開始。 |
| CS | 21 | DI | 芯片選擇。當該引腳為低電平時,SDOx、SDI 和 RD 引腳處于活動狀態。當該引腳為高電平時,SDOx 輸出端處于三態,SDI 和 RD 輸入端被忽略。 |
| DGND | 28 | P | 數字地。連接至數字接地層。 |
| DVDD | 27 | P | 數字電源,2.3V 至 5.5V。使用 1μF 陶瓷電容器解耦至 DGND。 |
| M0 | 17 | DI | 模式引腳 0。選擇模擬輸入通道模式(請參閱 表 6-5)。 |
| M1 | 16 | DI | 模式引腳 1。選擇數字輸出模式(請參閱 表 6-5)。 |
| NC | 14、15、26 | NC | 這個引腳不是內部連接。 |
| RD | 20 | DI | 讀數據。SDOx 輸出端和 SDI 輸入端的同步脈沖。僅當 CS 為低電平時才會觸發 RD。 |
| REFIO1 | 9 | AIO | 基準電壓輸入/輸出 1。將 22μF 陶瓷電容器連接至 RGND。 |
| REFIO2 | 10 | AIO | 基準電壓輸入/輸出 2。將 22μF 陶瓷電容器連接至 RGND。 |
| RGND | 11 | P | 基準接地。通過專用過孔將該引腳連接至模擬接地層。 |
| SDI | 18 | DI | 串行數據輸入。該引腳可設置內部寄存器。當 CS 為高電平時,SDI 上的數據將被忽略。 |
| SDOA | 25 | DO | 轉換器 A 的串行數據輸出。當 CS 為高電平時,該引腳處于三態。 |
| SDOB | 24 | DO | 轉換器 B 的串行數據輸出。僅當 M1 為低電平時處于活動狀態。當 CS 為高電平時,該引腳處于三態。 |