ZHCST23 December 2024 ADC168M102R-SEP
PRODUCTION DATA
8.2.2 詳細設計過程
ADC168M102R-SEP 展示了 ADC168M102R-SEP 的最低配置示例。這種情況下，器件在雙通道全差分輸入模式下，使用四線式數字接口。數字接口連接至控制器器件，加電后采用默認器件設置。加電時，內部基準處于禁用狀態，避免在使用一個外部基準時進行驅動（如有）。因此，本示例采用外部基準源。如需使用內部基準，請將 SDI 輸入連接至控制器，允許訪問 REFDAC 寄存器。圖 8-2 與 開關特性 表介紹了包含時序要求的相應時序圖。
確保放大器的輸入信號滿足該配置中的器件共模電壓要求。電阻與電容的實際值取決于應用的帶寬與性能要求。
方程式 4 計算了這些值：
方程式 4. 
其中：
- ADC168M102R-SEP 的分辨率 n = 16
為了在所需最小驅動器帶寬與電容值之間進行權衡，請采用電容值不小于 1nF 的電容。
考慮到采集時間，根據方程式 5所示，計算每個串聯電阻的電阻值：
方程式 5. 
其中：
- n = 器件分辨率
圖 8-2 四線式應用時序（半時鐘模式）