ZHCSQH8 September 2025 TCAN5102-Q1
ADVANCE INFORMATION
TCAN5102-Q1 具有 2kB 消息 RAM (MRAM),用于存儲 SPI、I2C 和 UART 通信的郵箱。該 RAM 可根據終端應用需求,按 25% 的增量比例,將內存靈活分配給任意組合的 2 個 IP 模塊。RX 和 TX 之間的拆分比例不可調節,始終為 50/50%。RX 和 TX FIFO 的處理由 TCAN5102-Q1 完成,用戶只需選擇為每個 IP 模塊分配多少 MRAM,無需其他設置。
SPI 和 I2C 的內存使用分配非常簡單直接,若指定,分配內存的 50% 用于存儲 TX 數據,另外 50% 就會用于存儲 RX 數據。
對于 UART,需要額外字節存儲每個接收字節的狀態。這意味著 UART 每接收 1 字節數據,就需要額外 1 字節存儲該字節的狀態。因此,分配給 UART 的內存中,僅 2/3 用于存儲實際數據字節。
表 7-7 顯示了為每個 IP 模塊的 TX 或 RX 緩沖區分配的字節數。所示大小對于 TX 和 RX 緩沖區相同,且并非兩者共享的值。例如,如果 100% 的 MRAM 空間分配給 SPI,則 SPI TX 大小為 1024 字節,SPI RX 緩沖區為 1024 字節。TX 和 RX 緩沖區總和為 2048 字節,即全部內存。
在將 50%的 MRAM 分配給 SPI 和 UART 的示例中,SPI RX 和 TX 大小各為 512 字節(總共 1kB)。每個緩沖區的 UART IP 僅為 340 字節。由于 UART RX 需要額外字節存儲每個接收字節的狀態,因此在可用的 1024 字節中,僅 2/3 用于存儲數據。在內部分配中,TX 和 RX 緩沖區可存儲的字節數相同。因此,有 4 字節數據未被使用,因為剩余的 4 字節無法在 3 個功能(TX、RX 和 RX 狀態)之間平均分配。
| 分配給 SPI 的百分比 | SPI TX 或 RX 大小 (字節) |
UART TX 或 RX 大小 (字節) |
已使用的字節總數 (占總數的百分比) |
|---|---|---|---|
| 100% | 1024 | 0 | 2048 (100%) |
| 75% | 768 | 168 | 2040 (99.6%) |
| 50% | 512 | 340 | 2044 (99.8%) |
| 25% | 256 | 512 | 2048 (100%) |
| 0% | 0 | 680 | 2040 (99.6%) |
| MRAM_IP_EN(十六進制) | 分配給 SPI 的百分比 | 分配給 UART 的百分比 | 分配給 I2C 的百分比 | SPI TX 和 RX 大小 (字節) |
UART TX 和 RX 大小 (字節) |
I2C TX 和 RX 大小 (字節) |
已使用的字節總數 (占總數的百分比) |
|---|---|---|---|---|---|---|---|
| 0h | 0% | 0% | 0% | 0 | 0 | 0 | 0 (0%) |
| 1h | 0% | 100% | 0% | 0 | 680 | 0 | 2040 (99.61%) |
| 2h | 25% | 75% | 0% | 256 | 512 | 0 | 2048 (100%) |
| 3h | 50% | 50% | 0% | 512 | 340 | 0 | 2044 (99.8%) |
| 4h | 75% | 25% | 0% | 768 | 168 | 0 | 2040 (99.61%) |
| 5h | 100% | 0% | 0% | 1024 | 0 | 0 | 2048 (100%) |
| 6h | 0% | 0% | 100% | 0 | 0 | 1024 | 2048 (100%) |
| 7h | 0% | 25% | 75% | 0 | 168 | 768 | 2040 (99.61%) |
| 8h | 0% | 50% | 50% | 0 | 340 | 512 | 2044 (99.8%) |
| 9h | 0% | 75% | 25% | 0 | 512 | 256 | 2048 (100%) |
| Ah | 25% | 0% | 75% | 256 | 0 | 768 | 2048 (100%) |
| Bh | 50% | 0% | 50% | 512 | 0 | 512 | 2048 (100%) |
| Ch | 75% | 0% | 25% | 768 | 0 | 256 | 2048 (100%) |
上圖展示了 MRAM 如何為 I2C 保存數據的示例。每個單獨的 I2C 幀/消息以不同的顏色顯示,以展示消息在每個 RX 或 TX FIFO 中的緊湊分組方式。用戶無需了解數據在 FIFO 中的存儲方式,只需知道 FIFO 的總大小以及報頭/狀態字節也存儲在內存中這一事實即可。