ZHCSQH8A September 2025 – October 2025 TCAN5102-Q1
ADVANCE INFORMATION
請(qǐng)參考 PDF 數(shù)據(jù)表獲取器件具體的封裝圖。
TCAN5102-Q1 具有 12 個(gè) GPIO 引腳，可配置為多種用途。作為通用 I/O，該引腳可配置為輸入、推挽輸出或漏極開(kāi)路輸出。這些引腳還提供用戶可啟用的集成上拉和下拉電阻器。
為了支持器件內(nèi)不同的串行接口和 IP 塊，多個(gè)引腳可以選擇與 GPIO 多路復(fù)用。在寄存器配置中，這種額外功能被稱為“特殊功能”，這意味著該引腳不再作為 GPIO 使用，而是連接到特定的 IP 模塊。當(dāng)配置為特殊功能時(shí)，該引腳僅使用上拉和下拉電阻器配置。當(dāng)選擇特殊功能后，系統(tǒng)會(huì)自動(dòng)為您配置輸出/輸入、推挽/漏極開(kāi)路等模式。例如，如果對(duì)應(yīng)于 SPI POCI 的 GPIO 被選擇為特殊功能，則該 GPIO 的設(shè)置會(huì)被 SPI IP 覆蓋，以將該 GPIO 配置為輸入。如果需要，可在該引腳上使能內(nèi)部上拉或下拉電阻器，以確保引腳處于已知狀態(tài)。
GPIO 的默認(rèn)上電狀態(tài)可以存儲(chǔ)在 EEPROM 中，以實(shí)現(xiàn)上電響應(yīng)。引腳在未供電或低于 POR 閾值時(shí)處于高阻抗?fàn)顟B(tài)。器件上電后，配置信息會(huì)從 EEPROM 復(fù)制到 GPIO 寄存器。只有會(huì)影響輸出行為的配置寄存器會(huì)存儲(chǔ)在 EEPROM 中。這些被存儲(chǔ)的寄存器包括
| 引腳 | 名稱 | 低優(yōu)先級(jí) | 高優(yōu)先級(jí) |
|---|---|---|---|
| 4 | GPIO9 | SPI CS4 | I2C SCL |
| 5 | GPIO10 | SPI CS5 | I2C SDA |
| 6 | GPIO11 | SPI CS6 | PWM0 |
| 7 | GPIO12 | SPI CS7 | PWM1 |
| 11 | GPIO8 | UART RXD | - |
| 12 | GPIO7 | UART TXD | - |
| 13 | GPIO6 | SPI PICO | - |
| 14 | GPIO5 | SPI POCI | - |
| 15 | GPIO4 | SPI SCK | - |
| 16 | GPIO3 | SPI CS0 | - |
| 17 | GPIO2 | SPI CS1 | - |
| 18 | GPIO1 | SPI CS2 | - |
| 19 | GPIO0 | SPI CS3 | - |