ZHCSQQ0B June 2022 – December 2024 DRV8329
PRODUCTION DATA
圖 7-6 展示了邏輯電平引腳 INHx 和 INLx 的輸入結(jié)構(gòu)。輸入可以由電壓或外部電阻器驅(qū)動。
圖 7-7 展示了硬件接口器件上四電平輸入引腳 MODE 和 CSAGAIN 的結(jié)構(gòu)。可以通過外部電阻器設(shè)置該輸入。
圖 7-8 展示了開漏輸出引腳 nFAULT 的結(jié)構(gòu)。開漏輸出需要外部上拉電阻器才能正常運行。